标准单元ASIC和FPGA的权衡解决方案及应用优势

现在有各种各样的硅资源供您选择，供应商们正在调整其标准组件产品系列以满足您的需求。

要点

● 标准单元ASIC 和FPGA 的权衡为结构化ASIc新兴公司打开了一个有争议的市场缺口。

● 结构化ASIC不只是改名换姓的门阵列，而是反映了目前的市场现实和硅片功能。

● 平台ASIC是具有硬件定制功能的ASSP。

● RapidWorx大大降低了ASIC开发工具套件的成本，而Quartus II则使其达到了FPGA工具的水平——这是一件极好的事情。

● 竞争者对手的反应是各种各样的，其它的解决办法即将出现。

看来您已认定，采取购买并组装现成的专用标准产品（ASSP），如嵌入式控制器、外设芯片等，然后再编写您自己的软件这种做法将不能使您设计的产品与您竞争对手的产品有足够大的差别。因此，您会决定选择芯片级设计。两大硅平台竞争对手及其各自的折衷方案已经在各种工业论坛上引起广泛的争论。不过如果您刚涉足这场争论，则很有必要了解下述有关争论的概要。

多种制造FPGA的深亚微米工艺，如Xilinx公司最新Spartan-3系列产品采用的90纳米工艺（参考文献1），使每块芯片上的门电路数量变得越来越大。如果您的设计使用FPGA的嵌入式存储器阵列和扩散式模拟及数字功能模块，如DLL、PLL、乘法累加器、串行器/解串行器（SERDES）电路、高速I/O缓存器，在某些情况下甚至是CPU芯核和相关外设，则FPGA的可用功能是极大的。您可以根据设计的需求来订购少量或大量的FPGA，而且不必向供应商支付NRE（非经常工程）费用。供应商已经安排并调试芯片的逻辑平面、存储器平面、信号路由平面以及电源平面。

一旦您的设计完成，你便可在几秒钟到几分钟之内拥有一块实用的芯片。一般说来，你用来开发和调试设计的工具要比用于开发调试专用集成电路（ASIC）的工具便宜许多。（然而，如果Hier设计公司售价为25，000 美元的PlanAhead代表未来工业趋势的话，FPGA工具组的平均价格将会上涨）。但是，无论FPGA变得多么密集，FPGA的面积效率仍然要比用可比工艺制造的标准单元ASIC低一到两个数量级。FPGA，尤其是基于占用大量硅面积的、每个单元六个晶体管的静态存储器（SRAM）的查寻表（LUT）和配置元件技术的FPGA，其功耗要比对等的ASIC大得多。

遗憾的是，ASIC的很多优点也带来相应的缺点。由于芯片按照摩尔定律光刻线路发展，NRE费用、最少订购数量以及每席开发工具套件的费用都将猛涨（图1）。ASIC的最少订购数量反映了供应商能够在生产线上生产并仍可获利的最少的用户专用晶圆。芯片的裸芯片越大，所需的最小订购数量就越小，而且您还会看到为什么改用线宽更小的光刻工艺和更大的晶圆后能大大提高这种最小批量需求。

电源电压下降、信号耦合以及深亚微米布线效应会造成种种故障，查找、修理这些故障所需的时间加上布线主导的时序收敛，都会延长标准单元ASIC的开发周期。甚至在当您认为您的设计业已完成时，您还不得不等待设计通过漫长的生产、测试以及包装等工序，然后才能取回芯片，而且，如果您设计的芯片不工作或者不再能够满足快速变化的市场需求，那就会招致成本和时间延迟的成倍增加。用标准单元ASIC进行设计需要大量的时间、劳力和金钱；正如最近的分析报告所指出的那样，造成市场向FPGA急速转移的就是这三个因素。但是对于门电路数量或芯片批量达到几十万的设计或者对于性能要求或功率要求非常严格的设计来说，标准单元的ASIC仍然是唯一的技术选择。

传统的解决方案

对此怎么做出选择呢？为了回答这一问题，首先比较一下FPGA和ASIC的基本硅标准组件，即两者的逻辑单元和布线结构。FPGA的逻辑单元都是粗粒的，从各种各样的多路复用器和分立逻辑门到一个或多个LUT，全都是粗颗粒的，并且通常由触发器作补充。Actel公司的 ProASIC FPGA目前能提供业界最细颗粒的逻辑模块。FPGA供应商设计其器件的内部逻辑模块布线，从而将所需的可由用户配置的布线层数减到最少；这样，设计编译和布局布线软件面临的主要挑战就是高效利用逻辑模块问题。您得到的芯片具有大多未编程的逻辑模块间布线资源；对于基于非熔断闪存芯片来说，这些资源您可以在系统加电之前配置，而对于基于SRAM的FPGA来说，则可在系统启动之时及之后配置（如果您的设计支持的话）。

标准单元ASIC逻辑模块与FPGA的逻辑模块相比颗粒要细得多。顾名思义，“标准单元”都采用按相同标准尺寸来制造晶体管和芯片上的其他结构。（这种同质性就是标准单元与完全定制芯片的主要差异）。然而，正如“专用”这一名称所示，ASIC的布局以及器件的时钟、电源和信号布线都是您实现方法专用的。因此，芯片的金属化层和多晶硅层对每个用户来说全都是独一无二的，而且供应商在将器件运送给您之前预先对布线进行了配置，使您在系统生产和随后的运作过程中不必具备硬件定制能力。在这种情况下，开发软件不是主要侧重于使每个逻辑模块内的设计实现方法高效率，就像更粗颗粒的FPGA一样，但却要侧重于逻辑模块互连的高效率。

从历史看，另一种ASIC——门阵列——介于FPGA和标准单元ASIC这两个极端之间。与FPGA类似，门阵列的布线网格是通用而又预定的。和标准单元一样，这种布线网格专门设计配置在芯片生产的最后几个阶段进行，而且供应商有时将细颗粒的逻辑单元阵列称为“双输入‘与非’门之海”。近几年，曾经被广泛应用的门阵列已经逐渐消失，随着FPGA逐步蚕食其领地，门阵列已经越来越明显地成为万事通而无专长现象的牺牲品。就从订购到使用的周转时间而言，门阵列比标准单元快得还不够，无法夺取大量FPGA的业务。而且，门阵列的性能和硅片面积效率太差，使它们无法取代很多标准单元。

掩膜可编程FPGA

受到业务流失警示的一些ASIC供应商把FPGA窍门宝典的一些经验和门阵列的以往教训结合在一起，提出了结构化的ASIC。有人也将这种方法称为模块化阵列或结构化阵列。供应商和供应商之间存在大量的技术差别，但是简单的讲，结构化的ASIC是具有类似FPGA粗颗粒逻辑单元的门电路阵列派生产品，因而需要更少的可由用户配置的金属层和通孔层（图2）。供应商需要处理时钟树和电源平面布线。一个类比能够有助于对结构化ASIC设计的理解：在软件编程的早期，微处理器的速度非常慢，存储器非常昂贵，因此低级而又高效的汇编语言和更为低级的机器代码占据了支配地位。

随着CPU运行速度的加快和存储器价格的下降，更高级的软件语言取代了以前的汇编语言和机器代码。它们对资源的使用效率较低，但是好在现在效率并不显得那么重要。然而，面市时间却日益重要，而高级语言在这一方面出类拔萃。由于同样的原因，VHDL和Verilog日益成为将电路变成芯片的硬件工程师们选择的设计输入方法，而更耗时的原理图输入技术则放弃使用。结构化ASIC供应商大胆地假定，将会出现一个硅平台市场，尽管硅平台可能比标准单元的效率低，面市时间比FPGA长，但是也没有那些竞争产品的所有缺点（图3）。因为芯片的掩膜——简便地说，常常也是最昂贵的掩膜——所占的百分比很大，这对于多个用户设计来说是很普通的，所以每个用户的NRE费用就会减少，周转时间就会缩短，而且你还能更容易地使由此产生的平台适应不断演进的工业标准，和适应硬件修改最少的派生芯片（图4）。

 

现在正在吹捧结构化ASIC器件的公司中有AMI Semiconductor公司， Chip Express公司， Faraday Technology公司， Fujitsu公司， Lightspeed Semiconductor公司， NEC公司， 和ViASIC公司。在这些公司中，目前只有AMI公司目前没有把自己定位为范围广泛的硅片供应商；该公司正在坚持向FPGA转换的有利地位，但是使用的是一种结构化ASIC基础，而不是过去的门阵列平台。相反，Lightspeed Semiconductor公司曾短暂扩入Xilinx FPGA降价市场，现已退出这一市场，将精力集中在传统的ASIC上（参考文献2）。Chip Express 公司的结构化ASIC采用各种备选方案中最细颗粒的逻辑模块；该公司估计其器件的每个逻辑模块将包含三到四个门电路，视具体设计而定。其他供应商的大多数逻辑模块能实现20~40个门的设计（图5）。

结构化ASIC供应商用各种混合的工艺制造芯。这种多样性反映了每个厂商都试图想在潜在的用户大蛋糕上占有自己单独的一份。供应商及其代工工厂摊消了他们用来开发后沿的易于理解的成品率高的0.18-微米、 0.25-微米、和0.35-微米工艺的生产设施与设备费用。您能用这些工艺实现的设计规模有个上限，但是相关的供应商指出：分析报告显示具有1百万门以下的ASIc设计占很大的百分比，同时有数据显示用户使用的ASIC设计，其中不足100000件批量的占50％（图6）。

在工艺技术另一端的是Fujitsu、NEC等公司。Fujitsu 公司现已将0.11微米结构化ASIC工艺投产，0.09微米工艺也将于2004年投产。NEC公司预示他们的90纳米工艺也将在2004年下半年投产。使工艺适合于设计是一种微妙的平衡行为，也涉及到了解设计的I/O缓冲器数量；供应商和用户希望发生的最后的事情是裸芯片在对最小尺寸起限制作用的I/O环路

内包含未被使用、从而浪费硅资源的区域。复杂封装的成本逐渐增加也使得封装内各种硅片的成本成比例地不相关。

结构化ASIC供应商声称从设计完成到第一个样品供使用的标准单元周转时间要从几个月缩短到几个星期。这种延迟不是从布局布线网表到FPGA提供的硅资源的几秒钟到几分钟的迟后时间，但是ASIC拥护者声称这种比较在某种意义上是苹果和桔子的比较。他们指出，随着FPGA和其内部的设计越来越复杂，工程师们为了实现区域（这个区域适合吗）和时间（它运行的足够快吗）收敛所花费的时间是指数增加的。工程师们认为，由于ASIC具有比FPGA更快的设计基础，所以花在模拟和重新设计方面的时间比较少，用结构化ASIC进行开发的总周期可能也因此而比用FPGA的更短。

硬件可定制的ASSP

结构化ASIC供应商用来使性能要求严格的电路的速度最大并实现诸如降低功耗、减小面积等其它功效的方法，就是将这些电路变成芯片的扩展部分而不是一般逻辑结构。例如Fujitsu公司声称其扩展的嵌入式触发器要比代替的方法能降低功耗50％，提高门使用率1.5~2倍。

Lightspeed公司将AutoTest 和AutoBIST快速测试电路嵌入模块化阵列ASIC中，以确保100%的固定型故障检测范围，并发现深亚微米造成的延迟故障。本文提到的每一个结构化ASIC供应商都提供扩展的嵌入式SRAM模块，而且如果您的设计需要的话，其中有些SRAM模块集成有时钟电路、高速串行和并行I/O缓冲器和其它具有丰富模拟功能的、对面积、电源和性能有严格要求的结构。

LSI logic公司利用其RapidChip将扩展电路发挥到极致。该公司将RapidChip 称为平台ASIC，而且目前用0.11微米和0.18 微米两种工艺来制造。LSI Logic公司希望RapidChip将能使他们重温几年前的美好时光，当时他们的用户平均每天有三个设计启动；而现在他们大约每三天才有一个新设计。LSI Logic公司开始进行占裸芯片面积很大百分比的、按应用定制的扩展式模拟、数字和存储资源的混合设计，如SRAM阵列、微处理器芯核、PLL和基于SERDES的接口（如10G以太网、光纤通道和SATA）。它用一个或多个片上门阵列ASIC阵列来补充这些专用功能，并将合成的芯片称为RapidSlice。LSI Logic公司的Extreme系列在其所包含广泛扩展的芯核产品中都是按应用定制的，In Tegrator产品在性质上更加通用。

RapidChip部件反映细颗粒门阵列逻辑单元，因而支持用户定制的金属化层多达5层。从一般的RapidSlice到用户专用的RapidChip的过渡涉及到门阵列分区的数量，这分区可能具有用户设计的专有电路和获准从LSI Logic公司的CoreWare 资源库中获得的芯核。这些芯核可能是“软件”、“硬件”或“固件”知识产权（IP）。软件IP具有最好的设计布局灵活性但性能最低；具有预定义的布局布线的硬件IP处于速度对适应性关系的另一端。该公司将其称为Hard RapidReady IP ，以便与预制的扩展RapidReady芯核区别开来。固件IP是预先布局的但是没有布线，因此是介于上面两种IP之间的中间产品。LSI Logic公司声称存在一条能直截了当降低成本的途径，使RapidChip转化为可与IP兼容的标准单元ASIC。

RapidChip 程序不仅侧重于实现方程的硅部分，而且也侧重于开发工具开支，这在这个迟迟不去的高技术不景气时代尤其是个问题。

RapidChip 资源库将并入你已经拥有的各种昂贵的标准单元ASIC工具套件中；其他ASIC供应商的资源库也是以这种方式工作着。LSI Logic公司已经与Synplicity公司和Tera Systems公司合作，共同提供RapidWorx——一种集成的全面工具，它具有物理合成、RTL规则检查以及规划三种功能；RapidWorx的专利许可费是每六个月20000美元。Synplicity公司是在FPGA市场上长期占有统治地位的设计软件公司，非常熟悉用较低的每个设计席利润率换取数量大得多的设计席的业务方法。至少可以说，历来ASIC为重点的EDA供应商会发现这种转换非常困难，而且Synplicity也希望这第二次在ASIC市场上的努力将比它的Synplify ASIC 产品更加成功。Synplicity公司还宣布了与Chip Express、Lightspeed和NEC三公司建立合作关系。

有些竞争对手发表了嘲笑结构化ASIC供应商的种种说法。例如Actel公司和QuickLogic公司指出他们的非熔断的FPGA具有比相同粗颗粒的结构化ASIC更好的设计与生产灵活性，而且在密度和性能上也可与之相媲美。Actel公司销售副总裁Barry Marsh还认为文化因素在结构化ASIC推销过程中起了作用：亚洲的供应商有时由于“关系”因素而被迫接收他们通常不接受的小批量业务，而结构化ASIC为他们提供了一种在可能有利可图的程度上支持这种业务的手段。

没有结构化ASIC程序——或者至少没有公开宣布程序——的ASIC供应商，如IBM公司和 Toshiba公司，也想当然地贬低新公司达到其崇高目标的能力。Toshiba公司认为，因为FPGA和标准单元ASIC在业界都已得到确认，它们在成本、性能、功耗、面市时间或者其它方面的差距太小，任何一家结构化ASIC供应商都不能长久生存下来。Toshiba公司报道说，最近几年它在知识产权（IP）库、验证方法学和后端工具方面进行了大量的投资；其目标是将从市场需求到生产出产品的延续时间缩短到六个月以内。

Toshiba公司声称，是布线错误而不是逻辑错误，才有必要对大多数设计进行返工，因此混合的标准单元加门阵列平台，例如该公司提供的这种平台，将会满足大多数用户的需求。Xilinx公司也对结构化ASIC厂商的前景持类似的悲观态度；Xilinx公司认为，只有它的FPGA改用先进的光刻工艺来制造，它才会否认基于后沿扩展工艺的结构化ASIC在其他方面具有的任何优点（图7）。

来自各方的响应

Xilinx公司也指出，令人可疑的是，LSI Logic 公司的RapidChip在概念上与自己的Virtex-II Pro平台相似，包含有扩散的PowerPC芯核及其他电路，并用RapidChip的掩膜可编程分区取代了更加灵活的基于SRAM的可编程逻辑。其它包含有FPGA的混合芯片实例有：Altera 公司的Excalibur系列，Atmel公司的现场可编程系统级IC（FPSLIC）芯片，QuickLogic公司的嵌入式标准产品和Triscend公司的片上可配置系统）。IBM公司与Xilinx公司合作，使IBM公司可以充分利用其合作伙伴的FPGA技术；尽管IBM公司还没有宣布任何确实的合作关系的成果，但业界权威人士认为该公司计划不久将宣布其有能力在自己的标准化单元ASIC内嵌入FPGA芯核。

Altera对ASIC的态度一直在演变，值得观察和分析。直到几个月前，Altera公司还像自己的主要竞争对手Xilinx公司那样对ASIC技术进行大肆批评。然而，Altera公司最近却推出了HardCopy FPGA转换平台的最新版本，目标是最新一代Stratix FPGA。成套的每年2000美元的Quartus II 第三版设计软件现在支持能直接将你的设计编译到HardCopy的引人注目的功能，因此避开了中间的Stratix步骤，事实上将Altera公司变成了结构化ASIC供应商。Altera公司销售副总裁Tim Colleran说，公司有可能考虑每年5000件以上的HardCopy业务量，并将根据用户和器件对这一数字进行修改。NRE费用大约为200000美元，并且同样适用于不同的用户、器件和批量。Altera公司能将HardCopy样品在大约8个星期后交付给您，并在大约18个星期后将产品单元交付给您。直到您收到HardCopy产品芯片为止，您才可以使用FPGA；但要记住：在某些情况下HardCopy器件具有的片上存储器比对等的FPGA器件还少，而且它们重用的成本优化封装的选择余地更小。

Altera公司估计，HardCopy芯片平均要比对等的FPGA芯片运行速度快50%，体积小70%，功耗低40%。Altera 公司产品功能的这种扩展可能反映出Altera公司新任首席执行官John Daane的影响。他曾是LSI Logic公司的副总裁。Xilinx公司不再考虑HardCopy的重要性，推出了自己的能降低成本的工具，即EasyPath。不过，不久前，Xilinx公司拥有类似HardCopy的产品系列，即HardWire系列，该公司也没有泄漏他们实验室中正在酝酿的研究计划。EasyPath的硅基础同样是您通常买的FPGA，但是Xilinx公司采用通常能够导致更高成品率的用户专用流程对其进行测试。修改后的流程不再测试芯片上没有使用的潜在不工作的区域，并放宽通常非常严格的交流和直流规范，适合你设计的需要。

作为生产FPGA的新公司，Leopard Logic公司也认为ASIC加可编程逻辑混合电路是有前途的。该公司是为了向ASIC供应商和硅片代工厂及其终端客户推广嵌入式FPGA技术而在几年前创办的。就像Actel 公司、Adaptive Silicon公司以及其他在Leopard Logic公司之前走嵌入式FPGA 道路的公司一样，Leopard Logic公司在广告宣传上几乎没有取得成功；该公司官员们将主要责任归咎于规避风险的风险投资者，他们停止对知识产权（IP）公司投资时，就造成资金短缺。Leopard Logic公司正在重新将自己改造成为无工厂的ASIC供应商，利用自己的嵌入式FPGA技术，于2003年年底将首批产品投放市场。

责任编辑：gt