onsemi NCP51313高侧栅极驱动器：高效电源设计的理想之选

在当今追求高效和紧凑的电源设计领域，高侧驱动器的性能至关重要。onsemi的NCP51313高侧驱动器凭借其出色的特性，成为了DC - DC电源和逆变器设计的有力候选者。今天，我们就来深入了解一下这款驱动器。

文件下载：onsemi NCP51313 栅极驱动器.pdf

产品概述

NCP51313是一款耐压达130V的高侧驱动器，具备2.0A的源电流和3.0A的灌电流驱动能力，专为DC - DC电源和逆变器设计。它在高频运行时具有出色的传播延迟、低静态电流和低开关电流，能够实现高效的高频电源设计。该驱动器有NCP51313A和NCP51313B两个版本，NCP51313A典型传播延迟为50ns，NCP51313B则低至20ns，采用标准的SO8封装。
 

典型应用原理图

特性亮点

输入兼容性强

NCP51313的输入引脚IN兼容TTL和CMOS逻辑，能接收来自模拟或数字PWM控制器、逻辑门的3.3V或5V逻辑信号。输入引脚带有施密特触发器，典型滞回电压为0.7V，可有效避免噪声引起的逻辑错误，具备良好的抗噪能力。此外，当输入引脚浮空时，输出（HO）会保持低电平，输入引脚内部有下拉电阻，可在引脚悬空或由开漏信号驱动时确定其逻辑值。而且，输入引脚能承受一定的负电压（在绝对最大额定值范围内），这使得可以使用变压器作为输入脉冲的隔离屏障。不过，NCP51313A和NCP51313B在输入滤波方面有所不同，NCP51313A有噪声抑制功能，可确保短于30ns的脉冲干扰不会改变HO电平，而NCP51313B的输入级则没有此类滤波器。大家在实际应用中，要根据具体的噪声环境来选择合适的型号，你觉得在高噪声环境下，NCP51313A是不是更有优势呢？

欠压锁定保护

该驱动器具备欠压锁定（UVLO）保护功能，UVLO电路能确保有足够的电源电压（$V{CC}$和$V{B}$）来正确偏置驱动电路，保证外部MOSFET的栅极在最佳电压下驱动。当$V{CC}$或$V{B}$低于UVLO电压时，高侧驱动器输出（HO）保持低电平。$V{CC}$和$V{B}$的UVLO电路都有滞回特性，可避免电源地噪声引起的错误，确保在偏置电压小幅下降时仍能持续工作。这一特性对于保证驱动器的稳定运行至关重要，你在设计电路时，有没有充分考虑过欠压保护的问题呢？

输出能力出色

NCP51313采用浮动驱动器，输出级具有2.0A的源电流和3.0A的灌电流能力，通常能在11ns内对1nF负载充电，在10ns内放电。不过，在充放电过程中，$C{GS}$的充放电路径存在寄生电感，可能导致偏置电压$V{B}$出现小幅度下降。如果$V_{B}$降至UVLO以下，电源可能会关闭驱动器。所以，在设计电路时，要注意尽量减小寄生电感的影响，你有什么减小寄生电感的好方法吗？

传播延迟短

NCP51313在输入和输出之间具有业界领先的传播延迟。NCP51313A典型传播延迟为50ns，NCP51313B由于没有输入滤波器，传播延迟更短，仅为20ns。这种短传播延迟特性使该驱动器适合高频操作，并且允许100%占空比运行。在使用100%直流驱动时，需要一个浮动源为浮动驱动器供电。对于高频电源设计来说，短传播延迟可以提高效率，你在高频设计中，对传播延迟的要求一般是多少呢？

负瞬态抗扰性

在HB开关应用中，由于寄生电感和感性负载，HB节点在开关操作期间常被拉至地以下，这些负尖峰可能导致电路故障或损坏。NCP51313在负电压条件下的工作能力通过NTI测试体现，其抗负尖峰能力由曲线表示，该曲线显示了在特定脉冲宽度下驱动器仍能正常工作的负电压水平。但即便如此，在应用电路设计中，还是要通过精心的PCB布局和合适的元件选择，尽量消除或限制VB引脚的负瞬态电压。你在实际设计中，遇到过负瞬态电压的问题吗？是如何解决的呢？

元件选择要点

自举电容$C_{boot}$

NCP51313的高侧驱动器通过自举电路提供偏置，自举电容$C{boot}$的选择至关重要。$C{boot}$只有在HB降至地电平才充电，其值过低可能导致偏置电压$V{B}$下降。若$V{B}$低于UVLO电平，电源可能关闭驱动器。在计算$C{boot}$值时，要考虑MOSFET的等效栅极电荷$Q{g}$、自举静态电流$I{B2}$、HO导通时间$t{discharge}$和允许的纹波电压$V{ripple}$等因素。为应对栅极电荷和电压随温度的变化，建议选择较大的$C{boot}$值。同时，如果没有初始充电开关，可能需要额外的启动电路来确保高侧驱动器正常启动。你在选择$C_{boot}$时，是按照怎样的步骤进行计算的呢？

自举电阻$R_{boot}$

为保证$C{boot}$再次充电，需在$V{CC}$线到VB引脚的外部二极管串联一个电阻$R{boot}$，以减少$V{CC}$线的电流峰值。$R{boot}$值的选择对高侧驱动器的正常工作至关重要，值过小会从$V{CC}$线汲取大电流峰值，过大则$C{boot}$无法充到合适电平，可能触发内部UVLO保护使驱动器禁用。$R{boot}$的计算要考虑$C{boot}$的充电时间、最大充电电压、初始电压和目标电压等因素，并且其值会随温度和电压变化。在启动和跳周期操作时，由于起始电压不同，充电时间会变长，因此可能需要适当减小$R{boot}$值。你在实际应用中，有没有遇到过$R_{boot}$值选择不当导致的问题呢？

$V_{CC}$电容

$V{CC}$电容值应至少为$C{boot}$的10倍，以保证电源的稳定性。在设计时，要根据$C{boot}$的值合理选择$V{CC}$电容。你在选择$V{CC}$电容时，有没有考虑过与$C{boot}$的匹配关系呢？

IN引脚输入滤波器

对于NCP51313的IN引脚PWM连接，RC滤波器可滤除高频输入噪声，特别是对于没有内部滤波器的NCP51313B版本，该滤波器更为重要。推荐的$R{IN}$值为100Ω，$C{IN}$值为120pF。你在设计中，有没有使用过这种RC滤波器来改善输入信号质量呢？

栅极电阻$R_{gate}$

$R{gate}$用于限制栅极电容充放电时的峰值电流，有助于抑制寄生电感引起的振铃，降低HB引脚的dV/dt至安全水平，减少EMI辐射。但$R{gate}$值过高会增加MOSFET的功率损耗，降低效率。建议先从较大值开始评估，在确保所有条件下工作安全后再减小阻值。同时，在某些应用中，可通过增加$R{snk}$和$D{snk}$来实现栅极电容充放电的分离路径。你在选择$R_{gate}$时，是如何平衡电流限制和功率损耗的呢？

功率损耗计算

NCP51313的总功率损耗包括逻辑部分、驱动器、电平转换器和高电压引脚泄漏等部分的损耗。逻辑部分的功率损耗可根据特定频率下的电流消耗计算；驱动器的功率损耗与MOSFET的总栅极电荷、自举电压和开关频率有关；电平转换器的功率损耗受直流母线电压、自举电压、开关频率和传输能量等因素影响；高电压引脚泄漏功率损耗与直流母线电压、自举电压和占空比有关。通过合理计算和分析功率损耗，可以评估驱动器在不同工作条件下的性能，为散热设计提供依据。你在进行功率损耗计算时，有没有遇到过计算不准确的情况呢？是如何解决的呢？

封装尺寸与焊接

NCP51313采用SOIC - 8 NB CASE 751 - 07封装，文档中详细给出了封装的尺寸信息，包括毫米和英寸两种单位的最小、最大值。在焊接方面，要参考onsemi的焊接和安装技术参考手册（SOLDERRM/D），确保焊接质量。良好的焊接工艺对于保证驱动器的性能和可靠性至关重要，你在焊接过程中，有什么特别的注意事项吗？

总的来说，onsemi的NCP51313高侧驱动器凭借其丰富的特性和优良的性能，在电源设计领域具有很大的应用潜力。但在实际应用中，工程师需要根据具体的设计要求，仔细选择元件参数，合理考虑功率损耗和散热问题，以充分发挥该驱动器的优势。你在使用类似驱动器时，有什么独特的经验和技巧吗？欢迎在评论区分享。