深入剖析ADS5240：一款高性能4通道ADC的全方位解读

 

在当今的电子设计领域，模拟 - 数字转换器（ADC）扮演着至关重要的角色，它是连接模拟世界和数字世界的桥梁。今天，我们要深入探讨的是德州仪器（TI）的一款高性能4通道ADC——ADS5240，这款产品凭借其出色的性能和丰富的特性，在众多应用场景中展现出强大的竞争力。

文件下载：ads5240.pdf

一、ADS5240概述

ADS5240是一款4通道、12位、40MSPS的ADC，具备串行LVDS接口。它为系统设计带来了诸多便利，如内部参考电压的提供简化了系统设计要求，低功耗特性允许实现更高的系统集成密度，而串行LVDS输出则减少了接口线路数量和封装尺寸。

二、关键特性

2.1 时钟与数据传输

• PLL倍频：集成的锁相环（PLL）将输入的ADC采样时钟乘以12倍，生成的高频LVDS时钟用于数据序列化和传输过程。
• 数据序列化：每个内部ADC的字输出被序列化，可选择先传输MSB或LSB。除了四个数据输出外，还会传输位时钟和字时钟，位时钟速度是采样时钟的6倍，字时钟速度与采样时钟相同。

2.2 性能指标

• 采样率与分辨率：最大采样率为40MSPS，具备12位分辨率，且无丢失码。
• 功耗：内部参考模式下总功耗为584mW，外部参考模式下为518mW。
• 信噪比：在10MHz中频下，SNR可达70.5dBFS。

2.3 其他特性

• 参考模式：提供内部参考，也可选择外部参考，内部参考模式可实现最佳性能。
• 输出格式：采用序列化LVDS输出，具有集成帧和位模式选项，可选择将LVDS时钟输出电流加倍，还有四种LVDS电流模式。
• 封装与工作温度范围：采用HTQFP - 64 PowerPAD封装，工作温度范围为 - 40°C至 + 85°C。

三、应用领域

ADS5240的高性能使其在多个领域得到广泛应用，包括便携式超声系统、磁带驱动器、测试设备、光网络和通信等。在这些应用中，它能够准确地将模拟信号转换为数字信号，为后续的处理和分析提供可靠的数据支持。

四、电气特性

4.1 直流精度

• 无丢失码：经过测试，确保在整个工作范围内所有可能的代码都存在。
• DNL和INL：在5MHz输入频率下，DNL的范围为 - 0.9至 + 0.9 LSB，INL的范围为 - 2.0至 + 2.0 LSB。
• 偏移误差和温度系数：偏移误差范围为 - 0.75至 + 0.75 %FS，偏移温度系数为14 ppm/°C。

4.2 功率要求

不同参考模式下的功耗不同，内部参考模式下模拟部分（AVDD）功耗为452mW，输出驱动器（LVDD）功耗为132mW，总功耗为584mW；外部参考模式下总功耗为518mW。

4.3 参考电压

内部参考电压VREFT典型值为1.95V，VREFB典型值为0.95V，VcM典型值为1.45V；外部参考模式下，VREFT范围为1.825至2.0V，VREFB范围为0.9至1.075V。

五、AC特性

5.1 动态特性

• SFDR：在不同输入频率下，SFDR表现出色，如在1MHz输入频率下为87dBc，5MHz时为78 - 85dBc，10MHz时为85dBc。
• HD2和HD3：二次谐波失真（HD2）和三次谐波失真（HD3）在不同频率下也有较好的抑制效果。
• SNR和SINAD：在10MHz中频下，SNR可达70dBFS，SINAD可达69.5dBFS。

5.2 有效位数（ENOB）

在5MHz输入频率下，ENOB为11.3位，反映了ADC的实际转换性能。

六、LVDS数字数据和时钟输出

6.1 DC规格

• 输出电压：输出高电压VoH范围为1265至1465mV，输出低电压Vou范围为940至1140mV，输出差分电压Vool范围为275至375mV。
• 输出阻抗和电容：正常工作时输出差分阻抗Ro为13kΩ，功率下降时为20kΩ，输出电容Co为4pF。

6.2 驱动AC规格

• 时钟占空比：ADCLKOUT和LCLKOUT的时钟占空比有一定要求，如ADCLKOUT时钟占空比为50 - 55%。
• 数据建立和保持时间：数据建立时间和保持时间考虑了数据相关的偏移、通道间失配以及时钟抖动的影响。

七、工作原理

7.1 整体架构

ADS5240由高性能采样保持电路和12位ADC组成，四个通道由单个时钟ADCLK驱动。输入时钟通过精心匹配的时钟缓冲树为每个通道生成采样时钟，PLL从ADCLK内部生成序列化所需的12倍时钟。

7.2 模拟输入驱动

模拟输入通过内部两个600Ω电阻进行偏置，以实现交流耦合。建议在每个输入引脚串联一个大于20Ω的电阻，采样电容为4pF。如果输入为直流耦合，驱动电路的输出共模电压应与VcM匹配在±50mV以内。

7.3 输入过压恢复

ADS5240能够处理过压情况，当输入从过载切换到零信号时，在输入共模与VcM偏差不大的情况下，从两倍满量程脉冲的过压脉冲输入恢复到满量程的1%以内预计在三个时钟周期内完成。

7.4 参考电路设计

• 内部参考：使用单个内部参考电压缓冲器确保芯片内四个通道的参考电压匹配，生产时对参考电压进行微调以保证不同芯片间的参考电压匹配。
• 外部参考：支持使用外部参考电压，此模式下内部参考缓冲器呈三态，需确保外部参考电压的共模电压与VcM匹配在50mV以内。

7.5 时钟设计

四个通道由单个ADCLK输入驱动，采用时钟树网络为每个通道生成采样时钟，以确保所有通道的孔径延迟和抖动相同。内部PLL生成具有50%占空比的内部时钟，同时生成12倍时钟用于序列化。

7.6 LVDS缓冲器

LVDS缓冲器有四个电流设置，默认电流设置为3.5mA，可提供约±350mV的差分压降。数据从每个通道的输出经序列化器序列化后通过LVDS缓冲器输出，支持多种模式，如去斜模式、同步模式和自定义模式。

7.7 噪声耦合问题

高速混合信号对噪声耦合敏感，ADS5240通过明确划分模拟和数字域、使用多个引脚驱动电源和地、采用LVDS缓冲器等方式减少噪声耦合。

7.8 掉电模式

ADS5240具有掉电引脚PD，拉高PD可使设备进入掉电模式，此时参考和时钟电路以及所有通道均断电，功耗降至小于100mW。还可通过编程寄存器选择性地关闭个别通道。

7.9 复位

电源稳定后，需给设备一个有效的RESET脉冲，使所有内部寄存器复位到默认值0，否则可能导致设备故障。

八、PCB布局和接口设计

8.1 PCB布局

ADS5240采用64引脚PowerPAD热增强封装，PCB设计时需考虑该封装的热效率，可参考相关技术文档进行设计。

8.2 接口设计

可在TI网站上找到关于连接高速LVDS输出的应用报告，以及描述如何将TI的高速多通道ADC与Xilinx FPGAs连接的应用笔记。

九、总结

ADS5240作为一款高性能的4通道ADC，凭借其出色的性能指标、丰富的特性和灵活的工作模式，在多个应用领域具有广泛的应用前景。在实际设计中，工程师需要根据具体的应用需求，合理选择参考模式、时钟设置和接口设计，同时注意PCB布局和噪声耦合问题，以充分发挥ADS5240的优势，实现高效、可靠的模拟 - 数字转换。你在使用类似ADC的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。