深入剖析ADC12QS065：高性能12位A/D转换器的设计与应用

 

在电子设计领域，A/D转换器是连接模拟世界和数字世界的关键桥梁。今天，我们将深入探讨德州仪器（TI）的一款高性能产品——ADC12QS065，这是一款4通道12位65 MSPS的A/D转换器，具有LVDS串行输出，广泛应用于超声、医疗成像、通信等多个领域。

文件下载：adc12qs065.pdf

一、产品概述

ADC12QS065采用单+3.3V电源供电，内部集成了采样保持电路和参考电压源，具有低功耗的特点。它还支持掉电模式，在不进行转换时可显著降低功耗。其时钟和数据帧时序设计使得串行LVDS数据速率可达780 Mbps（在65 MHz时钟下），LVDS串行输出适用于100 Ohm负载，方便与其他设备进行连接。

关键特性

• 高分辨率：12位分辨率，能够提供更精确的数字输出。
• 低功耗：正常工作时每个ADC功耗约200 mW，掉电模式下功耗小于3 mW。
• 高性能：典型的DNL为±0.3 LSB，SNR（$f{IN}=5 MHz$）可达69dB，SFDR（$f{iN}=5 MHz$）为83dB，ENOB（在Nyquist频率）为11位。

二、引脚说明

模拟输入输出引脚

• VINx+和VINx-：四个差分模拟输入引脚对，可用于单端或差分输入。当使用单端输入时，负输入引脚可连接到VCOM，但差分输入能获得更好的性能。
• VREF：参考选择引脚和外部参考输入引脚，与INTREF引脚配合使用，可选择内部1.0V或0.5V参考电压，也可使用外部参考电压。
• VCOMx：模拟输出引脚，可作为输入的共模电压，也可作为1.5V温度稳定参考电压，最大负载为1mA。

数字输入输出引脚

• CLK和CLKB：时钟输入引脚，可使用CMOS或LVDS时钟信号。
• PD：掉电引脚，高电平时将转换器置于掉电模式。
• INTREF：内部参考使能输入引脚，控制参考电压的选择。
• DOx+和DOx-：LVDS串行数据输出引脚对。

电源引脚

• VA和AGND：模拟电源和地引脚。
• VD和DGND：数字电源和地引脚。
• VDR和DRGND：输出驱动器电源和地引脚。

三、电气特性

静态特性

• 分辨率：无失码的12位分辨率。
• INL和DNL：积分非线性和差分非线性分别为±1.4 LSB和±0.7 LSB（最大值）。
• 增益误差和偏移误差：正增益误差和负增益误差分别为±3.5%FS，偏移误差为±0.75%FS。

动态特性

• 全功率带宽：300 MHz。
• SNR和SINAD：在$f_{IN}=5 MHz$时，SNR可达69dB，SINAD为68dB。
• ENOB：在$f_{IN}=5 MHz$时，有效位数为11位。

四、功能描述

ADC12QS065采用流水线架构，并带有误差校正电路，以确保最大性能。差分模拟输入信号被数字化为12位，用户可以选择内部1.0V或0.5V稳定参考电压，也可使用外部参考电压。采样数据被转换为高速串行LVDS数据流，时钟和帧LVDS对有助于数据捕获。输出字速率与时钟频率相同，可在20 MSPS至65 MSPS之间，典型性能在65 MSPS下完全指定。

五、应用信息

工作条件

• 电源电压：$3.0 V \leq V{A} \leq 3.6 V$，$V{D}=V{A}$，$V{DR}=2.5 V$。
• 时钟频率：$20 MHz \leq f_{CLK} \leq 65 MHz$。
• 参考电压：$0.8V\leq V_{REF} \leq 1 V$（外部参考）。
• 共模电压：$0.5 V \leq V_{CM} \leq 2.0 V$。

模拟输入

• 参考输入引脚$V_{REF}$用于选择内部参考或提供外部参考。
• 四个模拟信号输入对$V{IN}x+$和$V{IN}x-$形成差分输入。
• VREG引脚用于解耦内部1.8V稳压器。

参考引脚

• 可使用内部1.0V或0.5V参考电压，或外部0.8V至1V参考电压。
• 六个参考旁路引脚（VREFT12、VREFB12、VCOM12、VREFT34、VREFB34和VCOM34）需要适当旁路，以避免参考振荡。

信号输入

• 四个输入通道，输入信号$V{IN}$定义为$V{IN}=\left(V{IN}+\right)-\left(V{IN}-\right)$。
• 输入信号的共模电压$V_{CM}$应在0.5V至2.0V之间，典型值为1.5V。
• 为获得最佳性能，建议使用差分输入信号，且两个输入信号应相位相差180°，幅度相同。

数字输入

• CLK：驱动时钟输入的信号应稳定、低抖动，频率在20 MHz至65 MHz之间。
• PD：高电平时进入掉电模式，降低功耗。
• REFPD：高电平时关闭内部参考。
• INTREF：控制参考电压的选择。

输出

• 四个LVDS数据输出对，OUTCLK和FRAME引脚有助于数据捕获。
• LVDS信号对共模噪声具有高抗干扰能力，PCB走线应作为传输线处理，每对信号应具有100Ω差分阻抗，并在接收器附近端接100Ω电阻。

六、电源和布局考虑

电源供应

• 电源引脚应使用10 µF和0.1 µF陶瓷电容进行旁路，以降低电源噪声。
• 模拟电源引脚的噪声应保持在100 mVP-P以下。

布局和接地

• 保持电路板上模拟和数字区域分开，ADC12QS065位于两者之间。
• 封装的外露焊盘应连接到电路板的接地层，以提供散热和电气接地。
• 建议在PCB中构建简单的散热片，使用热过孔连接上下铜层，以提高散热效率。
• 数据输出的接地返回（DRGND）应与系统接地分开，以避免噪声干扰。

七、动态性能和常见应用陷阱

动态性能

• 为获得最佳动态性能，驱动CLK输入的时钟源应无抖动，可使用缓冲器将ADC时钟与数字电路隔离。
• 差分输入驱动比单端输入驱动能获得更好的性能。

常见应用陷阱

• 避免输入电压超过电源电压，即使是瞬态情况。
• 使用足够的放大器驱动模拟输入，确保输入信号的幅度和相位一致。
• 确保参考引脚在指定范围内工作，参考旁路引脚应正确旁路。
• 使用无抖动的时钟源，避免时钟信号走线过长或与其他信号耦合。

八、总结

ADC12QS065是一款高性能、低功耗的12位A/D转换器，具有丰富的特性和广泛的应用场景。在设计过程中，我们需要仔细考虑其引脚配置、电气特性、工作条件、电源供应和布局等方面，以确保其性能的充分发挥。同时，要注意避免常见的应用陷阱，提高设计的可靠性和稳定性。希望本文能为电子工程师们在使用ADC12QS065时提供一些有用的参考和指导。

大家在使用ADC12QS065的过程中遇到过哪些问题呢？欢迎在评论区分享交流。