高性能24位ADC：ADS1224的深度解析与应用指南

 

在电子设计领域，高精度模拟到数字的转换至关重要，它直接影响着整个系统的性能和精度。德州仪器（TI）的ADS1224作为一款4通道、24位的delta - sigma模数（A/D）转换器，凭借其卓越的性能和低功耗特性，在众多应用场景中脱颖而出。今天，我们就来深入探讨一下ADS1224的特点、工作原理以及实际应用。

文件下载：ads1224.pdf

1. 产品概述

ADS1224采用TSSOP - 20封装，为高分辨率测量提供了出色的解决方案，尤其适用于便携式系统和对空间及功耗有严格要求的应用。它具备240SPS的数据速率（4MHz时钟）和20位的有效分辨率，输入多路复用器支持四个差分通道，能够满足多样化的测量需求。

1.1 主要特性

• 高性能指标：具有±5V的差分输入范围，0.0003%（典型值）、0.0015%（最大值）的积分非线性（INL），自校准功能确保了测量的准确性。
• 低功耗设计：在3V工作时功耗通常小于1mW，待机模式下功耗小于1µW，非常适合电池供电的应用。
• 灵活的接口：简单的2线串行接口，方便与微控制器（如MSP430）连接，实现数据的检索、自校准和待机模式控制。
• 温度传感器：片上集成温度传感器，可用于温度补偿等应用。

2. 电气特性分析

2.1 模拟输入特性

• 输入范围：全量程输入电压为±2VREF，缓冲器关闭时，绝对输入电压范围为GND - 0.1V至AVDD + 0.1V；缓冲器开启时，范围为GND + 0.05V至AVDD - 1.5V。
• 输入阻抗：缓冲器关闭时，差分输入阻抗为2.7MΩ，共模输入阻抗为5.4MΩ；缓冲器开启时，差分输入阻抗高达1.2GΩ。

2.2 系统性能指标

• 分辨率：24位无丢失码，确保了高精度的测量。
• 数据速率：数据速率与时钟频率成正比，例如在2MHz时钟下为120SPS。
• 线性度和误差：积分非线性（INL）在缓冲器关闭时典型值为0.0003% FSR，缓冲器开启时为0.0006% FSR；偏移误差和增益误差都控制在极小范围内，并且具有良好的温度稳定性。

2.3 电源特性

• 电源电压范围：模拟电源（AVDD）和数字电源（DVDD）范围为2.7V至5.5V，适应多种电源环境。
• 电流消耗：待机模式下AVDD电流小于1µA，正常模式下，缓冲器关闭时AVDD = 5V电流为285µA，缓冲器开启时为405µA。

3. 工作原理与信号处理

3.1 输入信号选择

ADS1224的输入信号通过AINPx和AINNx引脚接入，由MUX0和MUX1引脚控制的输入多路复用器选择。它既可以接受差分输入信号，也可以测量单极性信号。当测量单极性信号时，将负输入（AINNx）接地，输入信号连接到正输入（AINPx），但此时仅使用了转换器满量程范围的一半。

3.2 模拟输入测量

• 无输入缓冲器时：通过内部电容的连续充电和放电来测量输入信号，采样/放电周期以fCLK / 32的频率重复。
• 有输入缓冲器时：启用低漂移、斩波稳定的输入缓冲器，实现非常高的输入阻抗，减少对测量的负载影响。

3.3 温度传感器测量

通过将TEMPEN引脚置高，可将模拟输入切换到片上温度传感器。温度传感器基于两个二极管的电压差进行测量，在25°C时电压为106mV，温度系数为360µV/°C。

3.4 电压参考输入

电压参考VREF由VREFP和VREFN引脚之间的电压差产生，参考输入的有效阻抗为500kΩ（fCLK = 2MHz）。为了获得最佳性能，建议在VREFP和VREFN之间使用0.1µF的旁路电容，并尽量靠近引脚放置。

4. 时钟与数据处理

4.1 时钟输入（CLK）

CLK引脚为ADS1224提供系统时钟，可通过提高CLK频率来加快数据速率。在正常运行期间，CLK必须保持运行，待机模式下可关闭以节省功耗。为了获得最佳模拟性能，应尽量减少CLK上的过冲和下冲，可在CLK引脚串联一个10Ω至100Ω的小电阻。

4.2 数据准备/数据输出（DRDY/DOUT）

该引脚具有双重功能。当新数据准备好时，引脚变为低电平；之后，在SCLK的第一个上升沿，引脚开始输出转换数据，数据以二进制补码格式输出，最高有效位（MSB）优先。

4.3 串行时钟输入（SCLK）

SCLK引脚用于在每个上升沿移出串行数据。该输入可使用5V逻辑驱动，输入具有滞后特性，但仍需确保信号的干净，避免毛刺或缓慢上升的信号导致不必要的移位。

5. 频率响应与数据处理

5.1 频率响应特性

ADS1224的频率响应类似于低通滤波器，-3dB截止频率为31.5Hz（fCLK = 2MHz）。数据速率和频率响应与CLK频率成正比，可通过选择合适的时钟频率来拒绝50Hz或60Hz的噪声，例如选择fCLK = 910kHz可同时拒绝50Hz和60Hz噪声。

5.2 数据格式与检索

数据以24位二进制补码格式输出，最低有效位（LSB）的权重为(2VREF) / (2^23 - 1)。检索数据时，需等待DRDY/DOUT变为低电平，然后通过施加SCLK来移出数据。

5.3 自校准与待机模式

• 自校准：可在任何时候启动自校准，通常在电源上电时自动进行的自校准已能满足大多数应用需求。启动自校准时，在检索24位数据后施加至少两个额外的SCLK。
• 待机模式：通过将SCLK保持高电平进入待机模式，可显著降低功耗。待机模式下，缓冲器必须禁用以防止输入负载。还可以设置在退出待机模式后立即进行自校准，以补偿温度或电源电压变化。

6. 应用案例分析

6.1 多通道系统

多个ADS1224可并行操作，实现多通道测量。通过连接相同的CLK和SCLK信号，并将所有设备置于待机模式，可实现同步采样。在读取数据时，需考虑DRDY/DOUT信号的差异，以确保数据的准确性。

6.2 容器称重系统

ADS1224的四个差分输入可直接测量四个负载单元，取代传统的机械调整方式，通过软件进行数字求和。在该应用中，参考电压通常由AVDD分压得到，负载单元输出经放大器放大后接入ADS1224的模拟输入，通过低通滤波器减少噪声。

7. 设计建议与注意事项

7.1 电路设计

• 电源旁路：使用陶瓷电容和钽电容进行电源旁路，将电容靠近电源引脚放置，确保电源的稳定性。
• 参考和模拟输入：对参考电压和模拟输入进行旁路处理，使用低噪声、低漂移的参考源，如REF1004。输入可使用简单的RC滤波器限制高频噪声。
• 数字输入：在数字输入引脚串联小电阻（约100Ω），控制走线阻抗，避免数字输入信号的振铃。

7.2 布局设计

• 接地：使用接地平面，将ADS1224的GND引脚和旁路电容直接连接到接地平面。
• 走线：保持输入引脚的走线短而直，避免交叉和干扰。

总结

ADS1224作为一款高性能的24位A/D转换器，凭借其丰富的特性和灵活的应用方式，为电子工程师提供了一个强大的工具。在实际设计中，我们需要充分理解其电气特性和工作原理，结合具体应用场景进行合理的电路设计和布局，以充分发挥其性能优势。希望通过本文的介绍，能帮助大家更好地掌握ADS1224的使用，提升设计的质量和效率。

你在使用ADS1224的过程中遇到过哪些问题？或者你对它在其他应用场景中的使用有什么想法？欢迎在评论区分享交流！