AI+EDA如何重塑验证效率

由上海 EDA/IP 创新中心、张江高科与上海市集成电路行业协会联合主办，上海市经济和信息化委员会指导的《人工智能在 EDA 领域的应用与探讨》成功举办。会上，芯华章科技副总裁刘军系统的分享了“AI+EDA”如何重塑验证效率以及客户应用成果。

验证自动化应该是每个验证工程师的终极梦想，这不仅意味着效率的提升，更代表着可以将工程师从重复繁重的手工任务中解放出来，将创造力聚焦于更具挑战性的设计优化难题。

但现实有着重重挑战：

编写定向测试用例耗时漫长，激励分布易偏置导致覆盖率难以提升

SVA语法复杂令人生畏，手工编写易错且效率低下

面对海量回归失败，定位根因如同大海捞针

针对这些验证中的“硬骨头”问题，芯华章以 AI 技术为核心驱动力，构建系统性解决方案，直击验证中的瓶颈问题。

加速验证收敛：让测试生成更智能高效

针对仿真验证中测试用例生成低效、激励偏置导致覆盖率难提升的痛点，芯华章引入机器学习技术，用已生成用例引导随机约束求解器动态优化激励分布。

这种 AI 引导模式将工程师验证经验转化为可迭代算法模型，大幅提升测试生成的针对性与高效性，加速功能覆盖率收敛，让工程师摆脱重复试错的激励/约束编写工作，聚焦更高层次的验证策略制定。

Auto Debug：快速定位回归失败根源

面对回归测试中数千个仿真失败用例的排查难题，AI 自动故障聚类（Failure Binning）将海量失败归纳为少数核心根因。

通过与代码版本管理工具深度联动，系统可自动关联失败用例与特定代码变更，精准定位问题代码行或模块，将调试周期从数天缩短至小时级，显著提升验证迭代效率与研发信心。

AI赋能形式化验证

除了优化仿真验证的核心流程，针对仿真难以覆盖的复杂边界场景与完备性验证需求，芯华章在形式化验证领域实现了更大幅度的技术革新。

硬件模型检测技术作为形式化验证的核心分支，是确保设计关键核心控制逻辑完备验证的重要手段，但面对复杂的设计和众多的属性与求解引擎，如何最优调度资源成为巨大挑战。

芯华章通过 AI 技术实现多项关键突破，全面激活形式化验证的高效性，增强新用户导入形式化验证方法学进行验证提效的信心。

最佳引擎选择

通过对设计、属性提取数千个特征参数，进行离线模型训练与在线实时预测，为每个待验证属性动态匹配最优底层求解引擎，显著缩短求解时间；

属性求解排序与分组

通过模型预测属性求解难度，优先攻克简单问题，最大化有限时间内的验证产出；同时将相似属性分组求解，共享求解过程中的 “引理” 知识，进一步提升整体效率；

验证结果预测与求解导向

模型可预测某个属性成功或失败的概率，据此智能选择求解引擎策略，避免盲目进行无效尝试，浪费计算资源；

资源需求预估

根据用户提供的 CPU、内存等服务器配置，预测验证任务能否在给定资源下完成，从而提供科学的资源规划建议，避免算力浪费。

这些智能化手段，使得形式化验证模型检测技术焕发出新的速度和灵活性。

从 “人工苦旅” 走向 “智能生成”

SVA 编写是硬件模型检测中不可回避的核心难题 —— 作为形式化属性验证（FPV）的关键载体，SVA 对确保设计正确性至关重要，但复杂时序逻辑的手工编写耗时耗力，且易因边界条件遗漏引发验证漏洞。

 针对这一痛点，芯华章联合中兴微电子，研发基于大语言模型（LLM）的SVA生成并引入工业级创新评估系统SVAEval。用户只需输入自然语言描述的设计意图，系统便能调用大语言模型智能体，自动生成符合语法的SVA。

随后，该系统会进行三层自动化校验：语法正确性、功能正确性以及质量评估。我们创新地采用了形式化验证与仿真比对相结合的方式，确保生成的SVA与黄金参考等价。该框架通过迭代式提示优化和指标评估，显著提升了由大型语言模型生成的 SVA 的质量。

SVA智能小助手已成功在中兴微电子落地并投入日常使用。实验数据显示，pass@5较基线提升59%，复杂断言开发效率提升40%以上，有效减轻了工程师编写SVA的负担，提升了验证代码的产出效率与质量。

未来，芯华章将持续探索“AI+EDA”创新路径，与客户共同研发适配其技术路线的验证方案，为客户提供更加高效、可靠的验证解决方案，实现从需求响应到价值共创的跨越。