TLV1548-EP：低电压 10 位串行控制模数转换器的深度解析

 

在电子设计领域，模数转换器（ADC）是连接模拟世界和数字世界的关键桥梁。今天我们要深入探讨的是德州仪器（TI）的 TLV1548-EP，一款低电压 10 位串行控制且带有 8 个模拟输入的 ADC。它具有诸多出色特性，能满足众多应用场景的需求。

文件下载：tlv1548-ep.pdf

一、产品概述

1.1 主要特性

• 宽电压范围与低功耗：支持 2.7V 至 5.5V 的单电源供电，且具备可编程的掉电模式，在掉电状态下电流低至 1μA，非常适合对功耗敏感的应用。
• 高分辨率与快速转换：拥有 10 位分辨率，转换时间 ≤10μs，能快速准确地将模拟信号转换为数字信号。
• 丰富的接口与功能：提供与 TMS320 DSP 和微处理器 SPI、QSPI 兼容的串行接口，带有转换结束（EOC）标志和内置采样保持功能，还有内置自测试模式。
• 多通道输入：集成了 8 通道的模拟多路复用器，可选择 8 个模拟输入或 3 个内部自测试电压。
• 宽温度范围：TLV1548Q 可在 -40°C 至 125°C 的扩展温度范围内稳定工作。

1.2 功能框图

从功能框图中，我们可以清晰地看到各个模块之间的连接和协作关系，这有助于我们理解其工作原理。

二、引脚功能详解

2.1 模拟输入引脚（A0 - A7）

这些引脚是模拟信号的输入端口，内部进行了多路复用。当源阻抗大于 1kΩ 时，建议使用异步启动来增加采样时间，以确保信号采样的准确性。

2.2 控制引脚

• CS（芯片选择）：高到低的转换会重置内部计数器和控制，并在最大建立时间内使能 DATA IN、DATA OUT 和 I/O CLK；低到高的转换则会在建立时间内禁用这些信号。
• CSTART（采样/转换开始控制）：高到低的转换启动模拟输入信号的采样，低到高的转换将采样保持功能置于保持模式并开始转换。它独立于 I/O CLK，在 CS 为高电平时也能工作。若不使用，可将其连接到 Vcc。
• DATA IN（串行数据输入）：4 位串行数据用于选择下一个要转换的模拟输入和测试电压，还能设置转换速率和启用掉电模式。在不同模式下，数据的时钟边沿有所不同。
• DATA OUT（串行数据输出）：A/D 转换结果的三态串行输出。当 CS 为高电平时处于高阻抗状态，低电平时或在 DSP 模式下 FS 下降沿后变为有效。

2.3 时钟与同步引脚

• I/O CLK（输入/输出时钟）：接收串行 I/O 时钟输入，在不同模式下具有不同的功能，如时钟输入数据、控制采样和转换等。其频率受电源电压和输入源阻抗的影响。
• FS（DSP 帧同步输入）：用于指示串行数据帧的开始。在与微处理器接口时，将其连接到 Vcc。
• INV CLK（反相时钟输入）：可用于反转时钟，提供更多的时序灵活性，还能调用内置测试模式。

2.4 参考与电源引脚

• REF+ 和 REF -：分别为上参考电压和下参考电压，决定了模拟输入的最大范围。
• Vcc 和 GND：正电源电压和接地引脚。

三、工作模式与接口

3.1 串行接口兼容性

TLV1548 兼容通用微处理器的串行接口（如 SPI 和 QSPI）以及 TMS320 DSP 的串行接口。通过采样 CS 下降沿时 FS 的状态生成内部锁存标志 If_mode，来控制 I/O CLK 的复用和状态机复位功能。

3.2 微处理器接口模式

在微处理器接口模式下，输入数据的时钟边沿取决于 INV CLK 的状态。转换开始需要至少 9.5 个时钟脉冲，第 10 个时钟上升沿 EOC 输出变低，转换完成后返回高电平。CS 的下降沿开始转换序列，上升沿结束序列。

3.3 DSP 接口模式

与 DSP 接口时，输出数据的 MSB 在 FS 下降沿后可用，其余数据在 I/O CLK 上升沿变化。输入数据的采样边沿也与微处理器模式相反。TLV1548 支持 16 个时钟周期的 DSP 接口模式，输出数据会填充 6 个尾随零。

四、输入数据与模拟输入

4.1 输入数据位

DATA IN 内部连接到一个 4 位串行输入数据寄存器，通过不同的输入数据可以选择不同的模拟输入通道或工作模式。输入数据的时钟边沿由 INV CLK 和 FS 的状态决定。

4.2 模拟输入与内部测试电压

8 个模拟输入和 3 个内部测试输入由 11 通道的多路复用器根据输入数据位进行选择。多路复用器采用先断后通的类型，可减少通道切换带来的输入噪声注入。

4.3 采样模式

• 正常采样模式：当 CSTART 保持高电平时，在微处理器接口模式下，模拟输入采样在第 4 个 I/O CLK 脉冲的上升沿开始，持续 6 个 I/O CLK 周期；在 DSP 接口模式下，在第 4 个 I/O CLK 脉冲的下降沿开始。
• 扩展采样模式：通过 CSTART 控制采样周期，可适应更宽范围的输入源阻抗，但会消耗更高的功率。

五、转换原理与性能

5.1 逐次逼近转换系统

TLV1548 采用逐次逼近（SAR）转换系统，通过 CMOS 阈值检测器检查一系列二进制加权电容器上的电荷来确定每一位的值。转换过程分为采样和比较两个阶段，通过电荷再分配来完成从 MSB 到 LSB 的位计数和加权。

5.2 性能指标

• 线性误差：包括积分线性误差（EL）和差分线性误差（ED），最大偏差在 ±0.5 至 ±1 LSB 之间。
• 偏移误差和增益误差：偏移误差（EO）最大为 ±1.5 LSB，增益误差（EG）最大为 ±1 LSB。
• 转换时间：提供快速和慢速两种转换速率，快速转换时间约为 7μs，慢速转换时间约为 15μs。

六、电源管理与编程

6.1 可编程转换速率

TLV1548 提供两种转换速率，可根据实际需求进行选择，以最大化电池寿命。转换速率的选择在同一周期内立即生效，直到选择其他速率。

6.2 可编程掉电状态

通过向 DATA IN 写入 8h 可将设备置于掉电状态，下次 CS 拉低时恢复上电状态。掉电模式不会影响之前选择的转换速率，能有效降低功耗。

6.3 上电与初始化

上电后，在 DSP 模式下，CS 和 FS 必须从高到低开始 I/O 周期。EOC 初始为高电平，输入数据寄存器初始化为全零。第一次转换结果可能无效，应予以忽略。

七、应用与注意事项

7.1 应用场景

TLV1548-EP 适用于各种需要高精度模拟信号转换的应用，如工业自动化、仪器仪表、数据采集系统等。

7.2 注意事项

• 在使用过程中，要注意电源电压、输入电压和参考电压的范围，避免超出绝对最大额定值。
• 为减少 CS 下降沿的噪声干扰，内部电路会在 CS 下降后等待一个建立时间再响应控制输入信号。
• 选择合适的 I/O CLK 频率，以确保模拟输入信号有足够的采样时间。

八、总结

TLV1548-EP 是一款功能强大、性能出色的低电压 10 位模数转换器。它具有丰富的功能和灵活的接口，能满足不同应用场景的需求。在设计过程中，我们需要深入理解其引脚功能、工作模式和性能指标，合理选择参数和配置，以充分发挥其优势。同时，要注意各种注意事项，确保系统的稳定性和可靠性。希望本文能为电子工程师们在使用 TLV1548-EP 进行设计时提供有价值的参考。你在使用类似 ADC 时遇到过哪些问题呢？欢迎在评论区分享交流。