深入解析 onsemi NCV51561 隔离式双通道栅极驱动器

在电子工程师的日常设计中，栅极驱动器是驱动功率 MOSFET 和 SiC MOSFET 等功率开关的关键组件。今天，我们就来深入探讨 onsemi 推出的 NCV51561 隔离式双通道栅极驱动器，看看它有哪些特性和优势，以及在实际应用中需要注意的要点。

文件下载：onsemi NCV51561隔离式双通道栅极驱动器.pdf

产品概述

NCV51561 是一款隔离式双通道栅极驱动器，具有 4.5 - A/9 - A 的源极和漏极峰值电流。它专为快速开关而设计，可用于驱动功率 MOSFET 和 SiC MOSFET 功率开关，提供短且匹配的传播延迟。该驱动器具备 5 kVrms 的内部电流隔离，输入与每个输出之间以及两个输出驱动器之间的内部功能隔离，允许高达 1500 VDC 的工作电压。此外，它还支持多种配置，如两个低端开关、两个高端开关或半桥驱动器，并具有可编程死区时间功能。
 

典型应用电路

产品特性亮点

强大的输出电流能力

NCV51561 拥有 4.5 A 的峰值源电流和 9 A 的峰值漏电流输出能力，能够为功率开关提供足够的驱动电流，确保其快速、稳定地开关。

灵活的配置选项

支持双低端、双高端或半桥栅极驱动配置，满足不同应用场景的需求。无论是简单的单开关应用还是复杂的半桥拓扑，都能轻松应对。

独立的 UVLO 保护

两个输出驱动器均具备独立的欠压锁定（UVLO）保护功能，当电源电压低于设定的阈值时，能够及时关闭驱动器输出，保护功率开关免受损坏。

宽输出电源电压范围

输出电源电压范围为 6.5 V 至 30 V，并且针对不同类型的 MOSFET 提供了不同的 UVLO 阈值，如 5 - V 和 8 - V 适用于 MOSFET，13 - V 和 17 - V 适用于 SiC MOSFET，增强了产品的通用性。

高共模瞬态抗扰度

共模瞬态抗扰度（CMTI）> 200 V/ns，能够有效抵抗共模干扰，确保在恶劣的电磁环境下稳定工作。

低传播延迟和失真

典型传播延迟为 36 ns，每通道最大延迟匹配为 5 ns，最大脉冲宽度失真为 5 ns，保证了信号的快速传输和准确控制。

用户可编程功能

支持用户可编程输入逻辑，可通过 ANB 引脚选择单输入或双输入模式，以及启用或禁用模式；还具备用户可编程死区时间功能，可根据实际需求调整死区时间，避免上下管同时导通。

高隔离和安全性能

满足 5 kVRMS 隔离 1 分钟（符合 UL1577 要求）和 1500 V 峰值差分电压的要求，8000 VPK 加强隔离电压（符合 VDE0884 - 11 要求），并获得了 CQC 认证（符合 GB4943.1 - 2011）和 SGS FIMO 认证（符合 IEC 62386 - 1），确保了产品的安全性和可靠性。

引脚功能详解

引脚编号	符号	输入/输出	描述
1	INA	输入	通道 A 的逻辑输入，内部有下拉电阻连接到 GND
2	INB	输入	通道 B 的逻辑输入，内部有下拉电阻连接到 GND
3,8	VDD	电源	输入侧电源电压，建议在 VDD 与 GND 之间放置旁路电容
4	GND	电源	输入侧接地
5	ENA/DIS	输入	逻辑输入，高电平可根据不同版本启用或禁用两个输出通道，内部有上拉或下拉电阻
6	DT	输入	可编程死区时间输入，根据 DT 引脚电压提供三种工作模式
7	ANB	输入	逻辑输入，用于改变输入信号配置，内部有下拉电阻连接到 GND
9	VSSB	电源	通道 B 的接地
10	OUTB	输出	通道 B 的输出
11	VccB	电源	输出通道 B 的电源电压，建议在 VccB 与 VSSB 之间放置旁路电容
12,13	NC	-	无连接，保持引脚浮空
14	VSSA	电源	通道 A 的接地
15	OUTA	输出	通道 A 的输出
16	VCCA	电源	输出通道 A 的电源电压，建议在 VCCA 与 VSSA 之间放置旁路电容

电气特性分析

电源部分

• 输入侧电源（VDD）：静态电流在不同输入条件下有所变化，工作电流在 500 KHz、50% 占空比、COUT = 100 pF 时为 5.0 - 9.0 mA。同时，VDD 具有欠压锁定功能，正阈值约为 2.8 V，负阈值约为 2.7 V，滞回约为 0.1 V。
• 输出侧电源（VCCA 和 VCCB）：不同 UVLO 版本的 VCCA 和 VCCB 具有不同的欠压锁定阈值和滞回，静态电流和工作电流也会根据输入信号和负载情况有所变化。

逻辑输入部分

• INA、INB 和 ANB：高电平输入电压典型值为 1.6 V，低电平输入电压典型值为 1.1 V，输入逻辑滞回约为 0.5 V。
• ENA/DIS：根据不同版本，启用或禁用的高、低电平电压典型值分别为 1.6 V 和 1.1 V，逻辑滞回约为 0.5 V。

死区时间和重叠部分

• 最小死区时间在 DT 引脚浮空时典型值为 10 ns，死区时间可通过外部电阻 RDT 进行调整，计算公式为 tDT（ns） = 10 x RDT（kΩ）。
• 当 DT 引脚连接到 VDD 时，允许 OUTA 和 OUTB 重叠，重叠阈值电压约为 0.9 x VDD。

栅极驱动部分

• OUTA 和 OUTB 的源极峰值电流典型值为 4.5 A，漏极峰值电流典型值为 9.0 A。
• 高电平输出电阻典型值为 1.4 Ω，低电平输出电阻典型值为 0.5 Ω。
• 高电平输出电压与 Vcc 的差值典型值为 270 mV，低电平输出电压与 Vss 的差值典型值为 100 mV。

动态电气特性

• 导通和关断传播延迟在不同电源电压和负载条件下有所变化，典型值约为 36 ns。
• 脉冲宽度失真最大为 5 ns，通道间传播延迟失配最大为 5 ns。
• 开启和关断上升、下降时间在不同电源电压和负载条件下也有所不同。

保护功能

欠压锁定保护（UVLO）

NCV51561 为输入侧的 VDD 和输出侧的 VCCA、VCCB 提供了欠压锁定保护功能。当电源电压低于设定的阈值时，驱动器输出将被关闭，防止功率开关在低电压下工作，提高了系统的可靠性。不同 UVLO 版本的阈值不同，如 5 - V 版本的 VCCA 和 VCCB 欠压锁定正阈值约为 6.0 V，负阈值约为 5.7 V，滞回约为 0.3 V。

交叉导通保护

通过可编程死区时间功能，NCV51561 可以有效防止上下管同时导通，避免短路故障。当 DT 引脚浮空时，最小死区时间可确保在任何情况下都不会出现交叉导通；当 DT 引脚连接到 VDD 时，允许一定的重叠，但需要根据实际应用进行合理设置。

应用信息

电源供应建议

在开关导通时，栅极的输出电流来自 VCCA 和 VCCB 电源引脚。因此，建议在 VCCA 和 VCCB 引脚处使用至少为栅极电容 10 倍、不小于 100 nF 的电容进行旁路，并尽可能靠近器件放置，以实现去耦。推荐使用一个 100 nF 的陶瓷表面贴装电容和一个几微法的表面贴装电容并联。

输入级设计

NCV51561 的输入信号引脚（INA、INB、ANB 和 ENA/DIS）基于 TTL 兼容输入阈值逻辑，与 VDD 电源电压无关。输入信号引脚的阻抗典型值为 200 kΩ，建议在不使用 ENA/DIS 引脚时将其连接到 VDD 或 GND 以提高抗噪能力。同时，可在输入信号引脚上添加 RC 滤波器，以减少系统噪声和地弹的影响，但需要注意在良好的抗噪能力和传播延迟之间进行权衡。

输出级设计

输出驱动器级采用上拉和下拉结构，上拉结构由 PMOS 级组成，确保能够拉到 VCC 轨；下拉结构由 NMOS 器件组成。在 25°C 时，上拉和下拉开关的输出阻抗能够提供约 +4.5 A 和 -9 A 的峰值电流，在 125°C 时，最小漏极和源极峰值电流分别为 -7 A 和 +2.6 A。

驱动电流能力考虑

在选择驱动器时，需要确保峰值源电流和漏电流能力大于平均电流。可根据所需的栅极电荷和开关时间来计算所需的驱动器电流额定值，公式为 $I{G,AV}=\frac{Q{G}}{t{SW,ON/OFF}}$，其中 $Q{G}$ 为栅极电荷，$t{SW,ON/OFF}$ 为开关导通/关断时间。在导通时，源极峰值电流应满足 $I{SOURCE} \geq 1.5 × \frac{Q{G}}{t{SW,ON}}$；在关断时，漏极峰值电流应满足 $I{SINK} \geq 1.5 × \frac{Q{G}}{t_{SW,OFF}}$。

栅极电阻考虑

栅极电阻的大小需要根据实际情况进行选择，它可以减少寄生电感和电容引起的振铃电压，但会限制栅极驱动器输出的电流能力。可通过公式 $I{SINK}=\frac{V{CC}-V{OL}}{R{G,OFF}}$ 和 $I{SOURCE}=\frac{V{CC}-V{OH}}{R{G,ON}}$ 计算由导通和关断栅极电阻引起的受限电流能力值，其中 $V{OH}$ 为高电平输出电压降，$V{OL}$ 为低电平输出电压降。

SiC MOSFET 应用中的负偏置

对于 SiC MOSFET 的应用，需要考虑其独特的工作特性。由于非理想 PCB 布局和长封装引脚可能会引入寄生电感，在高 di/dt 和 dv/dt 开关过程中，功率晶体管的栅源驱动电压可能会出现振铃。为了避免振铃超过阈值电压导致意外导通甚至直通，可在栅极驱动上施加负偏置。负偏置可以提高 SiC MOSFET 的抗噪能力，降低 Cgd 的电容，从而减少振铃电压。可通过使用两个隔离偏置电源或在隔离电源上使用齐纳二极管来实现负偏置。

PCB 布局指南

• 组件放置：尽量缩短输入/输出走线，减少布局中的寄生电感和电容的影响，避免使用过孔以保持低信号路径电感。将 VDD 和 VCC 的电源旁路电容以及栅极电阻放置在尽可能靠近栅极驱动器的位置，将栅极驱动器放置在靠近开关器件的位置，以减少走线电感并避免输出振铃。
• 接地考虑：在高速信号层下方设置实心接地平面，在 VSSA 和 VSSB 引脚旁边设置实心接地平面，并使用多个 VSSA 和 VSSB 过孔，以减少寄生电感并最小化输出信号的振铃。
• 高压（VISO）考虑：为了确保初级和次级侧之间的隔离性能，不要在驱动器器件下方放置任何 PCB 走线或铜箔，建议使用 PCB 切口以避免可能影响 NCV51561 隔离性能的污染。

总结

NCV51561 隔离式双通道栅极驱动器凭借其强大的输出电流能力、灵活的配置选项、丰富的保护功能和良好的电气特性，成为驱动功率 MOSFET 和 SiC MOSFET 的理想选择。在实际应用中，电子工程师需要根据具体的应用场景和要求，合理选择和使用该驱动器，并注意电源供应、输入输出级设计、驱动电流能力、栅极电阻以及 PCB 布局等方面的问题，以确保系统的稳定性和可靠性。你在使用类似栅极驱动器的过程中遇到过哪些问题呢？欢迎留言分享你的经验和见解。