电子说
在电子工程师的日常设计工作中,A/D转换器是不可或缺的关键组件。今天,我们将深入探讨德州仪器(TI)推出的ADC08200,一款低功耗、高性能的8位A/D转换器,它在众多领域都有着广泛的应用前景。
文件下载:adc08200.pdf


ADC08200是一款8位、采样率从20 Msps到200 Msps的低功耗A/D转换器,内置采样保持功能。它采用单端输入,支持单+3V低电压运行,封装小巧,还具备掉电功能,这些特性使其在功耗、尺寸和性能之间达到了出色的平衡。
| 参数 | 数值 |
|---|---|
| 分辨率 | 8位 |
| 最大采样频率 | 200 Msps(最小值) |
| 差分非线性(DNL) | ±0.4 LSB(典型值) |
| 有效位数(ENOB,$f_{IN}=50 MHz$) | 7.3位(典型值) |
| 总谐波失真(THD,$f_{IN}=50 MHz$) | -61dB(典型值) |
| 功耗 - 工作状态 | 1.05 mW/Msps(典型值) |
| 功耗 - 掉电状态 | 1 mW(典型值) |
ADC08200凭借其出色的性能和低功耗特性,在多个领域都有广泛的应用:
ADC08200采用了一种新颖的架构,在输入频率高达100 MHz及以上时仍能实现超过7位的有效位数。它通过一个开关电容带隙结构,使功耗与频率成正比,从而在不同的时钟速率下都能将功耗控制在合理范围内。
数据在时钟上升沿被采集,经过6个时钟周期加上输出延迟($t_{OD}$)后,数字等效数据在数字输出端可用。只要时钟信号存在,转换器就会持续进行转换,输出编码为直二进制。
当PD引脚置高时,转换器进入掉电模式,输出引脚保持最后一次转换的结果,功耗降至约1.4 mW(时钟运行时)或约1 mW(时钟保持低电平时)。当PD引脚置低约1微秒后,输出数据恢复有效和准确。
| ADC08200共有24个引脚,各引脚功能如下: | 引脚编号 | 符号 | 功能描述 |
|---|---|---|---|
| 6 | VIN | 模拟信号输入,转换范围为VR到VRT | |
| 3 | VRT | 参考梯的高端输入,定义VIN的转换范围 | |
| 9 | VRM | 参考梯的中点,需用0.1 μF电容旁路到地平面的安静点 | |
| 10 | VRB | 参考梯的低端输入,定义VIN的转换范围 | |
| 23 | PD | 掉电输入,高电平时转换器进入掉电模式 | |
| 24 | CLK | CMOS/TTL兼容的数字时钟输入,VIN在CLK上升沿采样 | |
| 13 - 16、19 - 22 | DO - D7 | 转换数据的数字输出引脚,DO为最低有效位(LSB),D7为最高有效位(MSB) | |
| 7 | VIN GND | 单端模拟输入的参考地 | |
| 1、4、12 | VA | 正模拟电源引脚,需连接到+3V的安静电压源,并进行适当的旁路 | |
| 18 | VDR | 输出驱动器的电源,若连接到VA,需与VA进行良好的去耦 | |
| 17 | DR GND | 输出驱动器电源的地返回 | |
| 2、5、8、11 | AGND | 模拟电源的地返回 |
参考输入$V{RT}$和$V{RB}$分别是参考梯的高端和低端,输入信号在这两个电压之间将被数字化为8位。为了确保参考电压的稳定性,建议使用低阻抗源驱动参考引脚。
模拟输入采用开关电容结构,输入电容随时钟电平变化,CLK低电平时为3 pF,CLK高电平时为4 pF。因此,在选择驱动放大器时,需要考虑这种动态电容的影响。同时,为了优化信噪比(SNR)性能,可在放大器输出端添加RC滤波器,但这可能会对总谐波失真(THD)性能产生一定影响。
A/D转换器在工作时会产生较大的瞬态电流,因此需要对电源进行充分的旁路。建议在ADC的电源引脚附近放置10 μF的钽电容或铝电解电容和0.1 μF的陶瓷电容。此外,$V{A}$和$V{DR}$电源应相互隔离,以防止数字噪声耦合到模拟部分。
在PCB布局设计中,正确的接地和信号布线对于确保ADC的准确转换至关重要。以下是一些布局和接地的建议:
ADC08200的动态性能经过严格测试和保证,但为了达到最佳性能,驱动CLK输入的时钟源应具有小于2 ps(rms)的抖动。同时,应将ADC时钟与其他数字电路隔离,以减少噪声干扰。
ADC08200是一款性能卓越、低功耗的8位A/D转换器,适用于多种应用场景。在设计过程中,电子工程师需要充分了解其特性、规格和应用注意事项,合理进行引脚连接、布局和接地设计,避免常见的应用误区,以确保转换器能够发挥最佳性能。希望本文对您在使用ADC08200进行设计时有所帮助,您在实际应用中遇到过哪些问题呢?欢迎在评论区分享交流。
全部0条评论
快来发表一下你的评论吧 !