DLPC3439显示控制器：小身材大能量，开启显示新视界

在当今的显示技术领域，DLPC3439显示控制器凭借其独特的性能和广泛的应用场景，成为了众多电子工程师关注的焦点。今天，我们就来深入探讨一下这款控制器，为大家详细解析其特性、应用以及设计要点。

文件下载：dlpc3439.pdf

一、DLPC3439特性剖析

（一）适配性与兼容性

DLPC3439专为DLP4710（.47 1080p）DMD量身打造，两个DLPC3439控制器协同工作，能够驱动DLP4710 DMD，最高支持1080p的输入图像大小。其低功耗DMD接口还支持接口训练，在输入帧速率方面，最高可达120Hz（1080p分辨率时为60Hz），为高帧率显示提供了有力保障。

（二）强大的像素数据处理能力

该控制器具备一系列先进的像素数据处理功能，例如IntelliBright™图像处理算法套件，其中包含内容自适应照明控制（CAIC）和局部亮度增强（LABB）等功能。CAIC能根据图像内容自适应调整照明，在保证图像亮度的同时降低功耗；LABB则可以针对图像的局部区域进行亮度增强，提升画面的整体视觉效果。此外，它还支持图像大小调整（缩放）、色彩坐标调整、可编程degamma、主动电源管理处理、色彩空间转换以及4:2:2至4:4:4色度插值等功能，让图像质量得到全方位提升。

（三）丰富的接口支持

DLPC3439拥有24位输入像素接口，支持并行接口协议，像素时钟高达155MHz，并且提供多个输入像素数据格式选项。同时，它支持外部闪存，在断电时能够自动停止DMD，确保设备的安全性和稳定性。其嵌入式帧存储器（eDRAM）则为数据存储和处理提供了便利。

（四）系统特性优势

在系统特性方面，DLPC3439通过I2C控制实现器件配置，支持可编程启动界面和LED电流控制，并且具有一帧延迟功能。它还可以与DLPA3000或DLPA3005 PMIC（电源管理集成电路）和LED驱动器配对使用，进一步优化系统的电源管理和显示效果。

二、广泛的应用场景

DLPC3439的应用场景十分广泛，涵盖了多个领域：

（一）显示设备领域

在DLP标牌、移动投影仪和移动智能电视等设备中，DLPC3439能够提供清晰、高分辨率的显示效果，满足用户对于视觉体验的需求。其小巧的尺寸和低功耗特性，也使得这些设备更加便携和节能。

（二）智能家居领域

在智能家居显示方面，DLPC3439可以与各种智能家居设备集成，为用户提供便捷的交互界面和优质的显示体验。例如，在智能镜子、智能家电显示屏等设备中，都可以看到它的身影。

（三）微型投影领域

对于Pico投影仪这类注重小巧便携的设备，DLPC3439更是发挥了重要作用。它能够在有限的空间内实现高分辨率的投影显示，为用户带来更加精彩的视觉享受。

三、深入理解DLPC3439

（一）芯片组构成与作用

DLPC3439是DLP4710（.47 1080p）芯片组的重要组成部分，与两个DLPC3439控制器、DLP4710 DMD以及DLPA3000或DLPA3005 PMIC/LED驱动器共同构成了完整的芯片组。这些组件相互协作，为DLP4710 DMD的可靠运行提供了全方位的支持，确保了显示系统的高性能和稳定性。

（二）输入源要求

在输入源方面，DLPC3439对分辨率和帧速率有一定的要求。它支持多种分辨率和帧速率范围，具体取决于接口类型和图像类型。例如，在并行接口下，对于2D图像，支持400 - 1920×550 - 1080像素的分辨率，帧速率范围为47 - 63Hz；对于3D图像，支持400 - 1280×550 - 720像素的分辨率，帧速率范围为100±2 - 120±2Hz。在3D显示时，输入的图像必须是帧顺序（L, R, L, ...）的，并且需要外部电子设备进行必要的处理，将3D图像转换为帧顺序输入。

（三）关键接口特性

1. 并行接口

并行接口是DLPC3439与外部设备进行数据传输的重要接口，它遵循标准的图形接口协议，包含VSYNC_WE、HSYNC_CS、DATAEN_CMD、PDATA、PCLK和PDM_CVS_TE等信号。其中，VSYNC_WE在使用并行RGB模式时必须始终保持激活状态，否则显示序列器将停止工作并导致LED关闭。该接口支持多种数据传输格式，如24位RGB888、18位RGB666、16位RGB565等，为不同的应用需求提供了灵活的选择。

2. SPI闪存接口

DLPC3439需要外部SPI串行闪存存储器来存储固件，它支持最大128Mb的闪存大小。在与SPI闪存的通信过程中，控制器遵循特定的协议和时序要求，例如以标称1.42 - MHz的频率开始访问闪存，然后以标称30 - MHz的速率运行。同时，控制器在启动过程中会进行一系列的操作，如写入使能、读取状态寄存器等，以确保闪存的正常工作。

3. I2C接口

两个I2C接口端口均支持100 - kHz的波特率，由于I2C接口事务的速度取决于总线上最慢的设备，因此无需匹配系统中所有设备的速度，这为系统设计提供了更大的灵活性。

（四）先进的图像处理算法

1. 内容自适应照明控制（CAIC）

CAIC是一种先进的图像增强算法，它能够根据输入图像的内容，自适应地调整亮度并降低功耗。在实际图像中，大多数像素的颜色值远低于满量程，因此平均图像电平（APL）也较低。CAIC利用图像APL与显示系统可用动态范围上限之间的余量，通过计算每个颜色通道的独特数字增益，并将其应用到该通道的所有像素上，使像素整体向上偏移，尽可能接近满量程。同时，CAIC还会根据计算结果调整R、G、B LED的功率，以实现最佳的显示效果。它具有两种主要工作模式：功率降低模式和增强亮度模式。在功率降低模式下，能够在保持图像整体亮度不变的情况下降低LED功率；在增强亮度模式下，则可以在保持LED总功率不变的情况下增强图像亮度。此外，CAIC还可以提高投影系统的FOFO对比度，提升图像的显示质量。

2. 局部区域亮度提升（LABB）

LABB算法属于IntelliBright™套件的一部分，它能够自适应地增强图像中相对于平均图像电平较暗的区域。通过对图像逐帧评估，计算每个区域的局部增益，从而提高图像的整体感知亮度。在实际应用中，LABB算法在环境光条件下的表现更为出色，可以通过环境光传感器动态控制LABB的强度，在明亮的房间中提高增益以克服图像过曝问题，在黑暗的房间中降低增益以避免像素强度过高。

（五）3D眼镜操作支持

当使用3D眼镜观看3D视频时，DLPC3439能够输出同步信息，使眼镜的左右眼快门与DMD显示的图像帧同步。主要有两种同步方式，一种是通过系统PCB上的红外（IR）发射器发送IR同步信号到眼镜的IR接收器；另一种是利用DLP Link™技术，将同步信息编码到投影镜头输出的光中。这种技术利用了现有投影仪的硬件来传输同步信息，具有成本低、尺寸小和功耗低的优势。在使用DLP Link技术时，建议使用红色脉冲，以确保最佳的同步效果。

（六）测试点支持功能

DLPC3439的测试点输出端口TSTPT(7:0)为系统校准和控制器调试提供了支持。在复位时，这些测试点作为输入；复位释放后，作为输出。控制器在系统复位释放时采样信号状态，并根据采样值配置测试模式，直到下一次复位。默认配置（b000）下，TSTPT(2:0)输出保持三态，以减少正常操作期间的开关活动。为了实现最大的灵活性，建议使用跳线连接到外部上拉电阻来配置TSTPT(2:0)，而TSTPT(7:3)在正常使用时应保持未连接状态。

（七）DMD接口特性

DLPC3439的DMD接口由一个高速（HS）、1.8 - V sub - LVDS输出接口和一个低速（LS）、1.8 - V LVCMOS SDR接口组成。高速接口的最大时钟速度为532 - MHz DDR，低速接口的固定时钟速度为120 - MHz。在与DLP4710 DMD连接时，提供了两种8通道DMD引脚映射选项，以满足不同的设计需求。同时，sub - LVDS高速接口的波形质量和时序受到互连系统的多个因素影响，如总长度、走线间距、特性阻抗、蚀刻损耗以及长度匹配等。为了确保正时序裕量，需要在设计过程中充分考虑这些因素，并参考相关的布局指南进行设计。

四、设计与应用要点

（一）典型应用设计

以创建智能手机、平板电脑等设备的配件Pico投影仪为例，需要使用DLP芯片组，包括DLP4710 DMD、2个DLPC3439控制器和DLPA3000/DLPA3005 PMIC/LED驱动器。DLPC3439负责数字图像处理，DLPA3000/DLPA3005提供投影仪所需的模拟功能，DMD则是产生投影图像的显示设备。此外，还需要一个闪存来存储控制DLPC3439的软件和固件。照明光源通常采用红、绿、蓝LED，可采用单独封装或多色集成封装以减小尺寸。在连接方面，使用并行接口将DLPC3439与主机处理器连接以接收图像，使用I2C接口发送命令。外部只需一个AC适配器或电池提供SYSPWR DC电压，DLPA3000或DLPA3005 PMIC将为整个系统生成所需的DC电源。通过一个名为PROJ_ON的信号可以控制整个投影仪的开关。

（二）电源供应建议

1. PLL设计考虑

VDD_PLLD和VDD_PLLM可以由与核心VDD相同的稳压器供电，但为了减少AC噪声分量，建议在PLL电源布局中应用滤波器。例如，使用两个串联铁氧体磁珠和两个并联电容组成的简单无源滤波器，其中一个电容为0.1µF，另一个为0.01µF，并将这些组件尽可能靠近控制器放置。

2. 系统电源上下电顺序

如果VDDLP12连接到1.1 - V VDD电源，那么在上下电过程中，各个电源的相对顺序没有严格限制。但如果VDDLP12不连接到VDD电源，则必须先给VDD供电，然后再给VDDLP12供电；在断电时，顺序相反，且两者的上下电时间间隔应在100ms以内。为了确保控制器输出信号状态符合预期，建议在VDD核心电源供电时，保持所有控制器I/O电源的供应。此外，由于与DLPC3439共享电源的其他设备（如PMIC和DMD）可能有额外的电源排序要求，因此在设计时需要综合考虑。

3. 上电初始化序列

在系统上电过程中，需要一个外部电源监控器将RESETZ驱动为逻辑低电平，使DLPC3439处于系统复位状态，直到所有控制器电压达到最低指定电压水平、PARKZ变为高电平且输入时钟稳定。在RESETZ被断言时，控制器输出的信号不会处于激活状态，部分信号会被三态化，部分信号会被强制为逻辑低电平。为了避免在复位期间控制器输出浮空，需要为这些三态输出信号添加外部上拉或下拉电阻。当电源和PLL_REFCLK_I时钟输入稳定后，将RESETZ设置为逻辑高电平，控制器将执行上电初始化例程，首先锁定PLL，然后从外部闪存加载自配置数据。在初始化过程中，HOST_IRQ信号会被驱动为高电平，初始化完成后变为低电平。在整个上电初始化序列中，GPIO_08（PROJ_ON）必须保持断言状态，以确保系统的可靠运行。

4. DMD快速停车控制（PARKZ）

PARKZ是一个输入预警信号，必须在DC电源电压低于规格之前至少32µs向控制器发出警报。通常，PARKZ信号由DLPAxxxx中断输出信号提供。在正常操作中，PARKZ必须在释放RESETZ之前被置为高电平。当PARKZ被置为低电平时，控制器将对DMD执行快速停车操作，以帮助维持DMD的使用寿命。在PARKZ被置为低电平后，参考时钟必须继续运行，RESETZ必须保持非激活状态至少32µs，以确保停车操作完成。需要注意的是，快速停车操作仅在电源即将丢失且主机处理器无法控制的情况下使用，因为它可能无法实现DMD的最长使用寿命，而正常停车操作（通过GPIO_08启动）可以确保DMD的最长使用寿命。

5. 热插拔I/O使用

DLPC3439在所有主机接口信号（由VCC_INTF供电）上提供了故障安全I/O功能，即使在没有I/O电源的情况下，这些输入也可以由外部驱动，并且不会对输入信号造成负载或消耗过多电流，从而保证了控制器的可靠性。例如，当关闭DLPC3439的VCC_INTF电源时，主机到其他组件的I2C总线不会受到影响。为了避免反馈到主机的信号浮空，建议使用弱上拉或下拉电阻。如果I/O电源（VCC_INTF）关闭但核心电源（VDD）保持开启，相应的输入缓冲器可能会出现额外的泄漏电流，但这不会损坏DLPC3439控制器。然而，如果VCC_INTF供电而VDD未供电，控制器可能会将IIC0_xx引脚拉低，从而阻止该I2C总线上的通信，因此在有额外从设备的系统中，不要在VDD供电之前给VCC_INTF引脚供电。

（三）布局设计要点

1. PLL电源布局

为了实现内部PLL的良好性能，需要遵循特定的布局指南。DLPC3439包含两个内部PLL，它们有专用的模拟电源（VDD_PLLM、VSS_PLLM、VDD_PLLD和VSS_PLLD）。至少需要使用一个由两个串联铁氧体磁珠和两个并联电容组成的简单无源滤波器来隔离VDD_PLLx电源和VSS_PLLx接地引脚。建议选择一个0.1µF和一个0.01µF的电容，并将所有四个组件尽可能靠近控制器放置，特别是要确保高频电容的引线尽可能短。将两个电容连接在铁氧体磁珠的控制器一侧，从DLPC3439控制器到两个电容，再通过串联铁氧体到电源，VDD_PLLM和VDD_PLLD必须是单根走线。同时，要尽量缩短电源和接地走线的长度，使它们相互平行且尽可能靠近。

2. 参考时钟布局

DLPC3439需要一个外部参考时钟来为内部PLL供电，可以使用晶体或振荡器来提供该参考时钟。参考时钟的频率变化不得超过±200ppm（包括老化、温度和微调组件变化）。当使用晶体时，需要根据晶体负载电容和引脚的杂散电容计算外部晶体负载电容CL1和CL2的值。同时，推荐使用特定特性的晶体，如并联谐振、基频（一次谐波）、24MHz标称频率等，并遵循相关的PCB布局建议，如在晶体周围设置接地隔离环。如果使用外部振荡器，则需要将振荡器输出驱动到DLPC3439的PLL_REFCLK_I引脚，并将PLL_REFCLK_O引脚留空。

3. 未使用引脚处理

为了避免CMOS输入引脚浮空导致潜在的损坏电流，建议将未使用的控制器输入引脚通过上拉电阻连接到其相关的电源，或通过下拉电阻连接到地。对于具有内部上拉或下拉电阻的控制器输入，除非特别推荐，否则无需添加外部上拉或下拉电阻。需要注意的是，内部上拉和下拉电阻较弱，不能期望它们驱动外部设备。对于未使用的仅输出引脚，不要直接将其连接到电源或地，应保持开放状态。对于未使用的双向I/O引脚，建议将其配置为输出状态，以便保持开放；如果无法进行此控制且引脚可能变为输入，则应添加适当的上拉或下拉电阻。

4. DMD控制和Sub - LVDS信号布局

在DMD控制和Sub - LVDS信号的布局中，需要遵循一系列的建议。对于单板和多板信号路由长度，有不同的最大限制要求，并且由于PCB的变化，多板DMD路由长度的具体建议可能无法明确给出，需要使用控制器的IBIS模型进行SPICE仿真，以确保路由长度不违反信号要求。同时，对于高速PCB信号路由，需要进行长度匹配，不同的信号组有不同的最大不匹配要求。此外，还需要注意信号的源端串联端接、端点端接、PCB阻抗、信号类型等要求，如DMD_LS_CLK和DMD_LS_WDATA信号路径