AMD UltraScale架构：高性能FPGA与SoC的技术剖析

在当今的电子设计领域，高性能FPGA和MPSoC/RFSoC的需求日益增长。AMD的UltraScale架构凭借其创新的技术和卓越的性能，成为了众多工程师的首选。本文将深入剖析UltraScale架构的各个方面，为电子工程师们提供全面的技术参考。

文件下载：AMD ，Xilinx Artix™ UltraScale+™ FPGA.pdf

架构概述

UltraScale架构涵盖了高性能FPGA、MPSoC和RFSoC等多个产品系列，旨在通过创新技术满足广泛的系统需求，同时降低总功耗。不同系列的产品针对不同的应用场景进行了优化，以下是各系列的简要介绍：

• Spartan UltraScale+ FPGAs：成本优化型器件，具有高I/O与逻辑比以及集成内存控制器，适用于对成本敏感的广泛应用。
• Artix UltraScale+ FPGAs：在成本优化的器件中提供最高的串行带宽和信号计算密度，适用于关键网络应用、视觉和视频处理以及安全连接。
• Kintex UltraScale FPGAs：注重性能与价格的平衡，采用单片和堆叠硅互连（SSI）技术，具有高DSP和块RAM与逻辑比以及收发器，结合低成本封装，实现了性能与成本的最佳结合。
• Kintex UltraScale+ FPGAs：性能提升，片上UltraRAM内存增加，降低了BOM成本，是高性能外设和经济高效系统实现的理想选择。
• Virtex UltraScale FPGAs：高容量、高性能FPGA，采用单片和SSI技术，通过集成各种系统级功能，实现了最高的系统容量、带宽和性能。
• Virtex UltraScale+ FPGAs：在UltraScale架构中提供最高的收发器带宽、最高的DSP数量和最高的片上及封装内内存，具有多种电源选项，可实现系统性能与最小功耗的最佳平衡。
• Zynq UltraScale+ MPSoCs：将基于Arm® v8的Cortex® - A53高性能节能64位应用处理器与Arm Cortex - R5F实时处理器和UltraScale架构相结合，提供前所未有的节能、异构处理和可编程加速。
• Zynq UltraScale+ RFSoCs：将RF数据转换器子系统和前向纠错与可编程逻辑和异构处理能力相结合，为多频段、多模式蜂窝无线电和电缆基础设施提供关键子系统。

关键技术特性

1. I/O与收发器

• I/O接口：UltraScale架构的器件通过高性能并行SelectIO™接口和高速串行收发器连接实现数据的传输。I/O块通过灵活的I/O标准和电压支持，为前沿的内存接口和网络协议提供支持。串行收发器的数据传输速率高达58.0 Gb/s，相比上一代收发器，每比特功耗显著降低，支持25G +背板设计。
• 收发器类型：包括GTH、GTY和GTM（仅FPGA）、PS - GTR（仅MPSoC和RFSoC的PS部分）。不同类型的收发器在不同系列的产品中使用，以满足不同的应用需求。所有收发器除PS - GTR外，均支持PCIe的8.0 GT/s（Gen3）和16.0 GT/s（Gen4）所需的数据速率。

2. PCIe与高速连接

• PCIe集成块：UltraScale架构使用三种不同的PCIe集成块，支持多种配置和速率，可作为端点或根端口，实现灵活的PCIe通信。AMD还提供LogiCORE™ IP选项，方便设计师配置PCIe集成块。
• 高速连接协议：支持150 Gb/s Interlaken和100 Gb/s以太网（100G MAC/PCS），扩展了UltraScale器件的功能，支持简单可靠的Nx100G交换机和桥接应用。

3. 时钟管理

• 时钟管理单元（CMT）：每个CMT包含一个混合模式时钟管理器（MMCM）和两个PLL，为器件提供灵活的时钟合成、缓冲和路由功能。MMCM可作为频率合成器和抖动滤波器，具有多种工作模式和功能，如分数计数器和相位偏移控制。PLL主要为专用内存接口电路提供时钟。
• 时钟分布：时钟通过缓冲器在UltraScale器件中分布，有多种类型的时钟缓冲器可供选择，支持时钟门控和无毛刺时钟切换。Zynq UltraScale+ MPSoCs和RFSoCs的PS部分还配备了额外的PLL，用于独立配置四个主要时钟域。

4. 内存接口

• 外部内存支持：UltraScale器件支持多种外部内存接口，如DDR4、DDR3、QDRII +和RLDRAM3等。每个I/O银行中的PHY块生成地址/控制和数据总线信号协议以及精确的时钟/数据对齐，以实现与高性能内存标准的可靠通信。部分Spartan UltraScale+器件还集成了内存控制器，用于连接外部LPDDR4x和LPDDR5内存。
• 串行内存通信：除了外部并行内存接口，UltraScale架构的器件还可以通过高速串行收发器与外部串行内存（如混合内存立方体HMC）进行通信，支持最高带宽的HMC配置。

5. 逻辑资源

• 可配置逻辑块（CLB）：每个CLB包含8个LUT和16个触发器，LUT可配置为6输入LUT或两个5输入LUT。CLB还包含算术进位逻辑和多路复用器，用于创建更广泛的逻辑功能。有两种类型的切片：SLICEL和SLICEM，SLICEM中的LUT可配置为64位RAM、32位移位寄存器（SRL32）或两个SRL16。
• 互连资源：UltraScale架构具有各种长度的垂直和水平路由资源，确保所有信号能够轻松从源传输到目的地，支持下一代宽数据总线的路由，提高了结果质量和软件运行时间。

6. 数字信号处理（DSP）

• DSP切片：所有UltraScale器件都有许多专用的低功耗DSP切片，每个切片包含一个27 × 18位的二进制补码乘法器和一个48位累加器。DSP切片还具有额外的预加法器、96位宽的XOR功能和48位宽的模式检测器，可用于提高性能和实现各种算法。
• 应用扩展：DSP切片提供广泛的流水线和扩展功能，不仅适用于数字信号处理应用，还可用于其他领域，如宽动态总线移位器、内存地址生成器、宽总线多路复用器和内存映射I/O寄存器文件。

7. 系统监控

• 监控功能：UltraScale架构的系统监控块用于增强系统的整体安全性、可靠性和稳定性，通过片上电源和温度传感器以及外部ADC通道监控物理环境。所有基于UltraScale架构的器件至少包含一个系统监控块，UltraScale+ FPGAs和Zynq UltraScale+ MPSoCs/RFSoCs的PL部分的系统监控块具有额外的功能，如PMBus接口。
• 数据采集与访问：在FPGA和MPSoCs/RFSoCs的PL部分，传感器输出和最多17个用户分配的外部模拟输入通过10位200kSPS ADC进行数字化，测量结果存储在寄存器中，可通过内部FPGA（DRP）、JTAG、PMBus或I2C接口访问。Zynq UltraScale+ MPSoCs的PS部分的系统监控块使用10位1MSPS ADC进行数字化，测量结果通过APB接口由处理器和平台管理单元（PMU）访问。

8. 配置与安全

• 配置方式：UltraScale架构的器件将可编程逻辑配置存储在SRAM型内部锁存器中，支持安全和非安全启动，有多种配置方法和数据格式可供选择。FPGA支持主配置模式（如SPI、OSPI和BPI）和从配置模式，还提供新的媒体配置访问端口（MCAP），方便通过PCIe进行配置。
• 安全特性：支持安全启动，具有可选的解密和认证逻辑，如RSA算法认证。配置块提供256位AES - GCM解密能力，大多数FPGA系列支持使用RSA - 2048和SHA - 3/384进行非对称比特流认证。此外，还具备SEU检测和纠正、部分重新配置支持等功能，所有系列支持eFUSE技术用于AES密钥存储，除Spartan UltraScale+ FPGAs外，其他系列支持电池备份RAM用于AES密钥存储。

产品对比与选型

不同系列的UltraScale产品在资源和性能上存在差异，工程师在选型时需要根据具体的应用需求进行综合考虑。例如，对于成本敏感的应用，可以选择Spartan UltraScale+ FPGAs；对于对带宽和计算密度要求较高的关键网络应用，Artix UltraScale+ FPGAs是不错的选择；而对于高性能计算和大容量存储需求，Virtex UltraScale+ FPGAs则更为合适。

总结

AMD的UltraScale架构通过其创新的技术和丰富的功能，为电子工程师提供了强大的设计平台。无论是在通信、数据中心、工业控制还是其他领域，UltraScale架构的产品都能够满足不同的应用需求。工程师们可以根据具体的项目要求，充分利用UltraScale架构的各种特性，实现高性能、低功耗、安全可靠的设计。同时，随着技术的不断发展，UltraScale架构也在不断演进，为未来的电子设计带来更多的可能性。你在实际设计中是否遇到过与UltraScale架构相关的挑战？你是如何解决的呢？欢迎在评论区分享你的经验和见解。