汽车用单通道MIPI® DSI转双链路LVDS桥接器——SN65DSI84-Q1 深度剖析

在当今电子技术飞速发展的时代，汽车电子领域对于高效、稳定的数据传输解决方案的需求日益增长。SN65DSI84-Q1作为一款汽车用单通道MIPI® DSI转双链路LVDS桥接器，凭借其卓越的性能和丰富的特性，成为众多汽车电子设计工程师的理想之选。今天我们就来深入探讨这款桥接器的相关特性、应用及设计要点。

文件下载：sn65dsi84-q1.pdf

1. SN65DSI84-Q1特性概览

1.1 汽车级标准与兼容性

SN65DSI84-Q1完全符合汽车类应用的严格要求。它具备符合AEC - Q100标准的多项特性，如器件温度等级2，可在 -40°C至105°C的环境运行温度范围内稳定工作；器件HBM ESD分类等级3A和器件CDM ESD分类等级C6，这使得它能有效抵御静电干扰，保障在复杂汽车环境下的可靠性。此外，它实现了MIPI D - PHY版本1.00.00物理层前端和显示屏串行接口(DSI) 版本1.02.00，为数据传输提供了强大的标准支持。

1.2 数据处理与显示能力

单通道DSI接收器每通道可灵活配置1、2、3或4条D - PHY数据信道，每条信道的运行速率高达1Gbps，能够高效处理高速数据传输。它支持RGB666和RGB888格式的18bpp与24bpp DSI视频流，适用于60fps WUXGA 1920 × 1200分辨率(18bpp和24bpp颜色) 以及60fps 1366 × 768分辨率(18bpp和24bpp颜色) 的显示需求，为高清显示提供了有力保障。

1.3 输出配置与时钟选项

针对单链路或双链路LVDS的输出配置，该桥接器支持单通道DSI转单链路LVDS的操作模式，双链路或单链路模式下LVDS输出时钟范围为25MHz到154MHz。LVDS像素时钟可采用自由运行持续D - PHY时钟或外部基准时钟(REFCLK)，这种灵活的时钟配置方式，能满足不同设计场景对时钟信号的要求。

1.4 低功耗与PCB优化特性

采用1.8V主$V_{CC}$电源，具备低功耗特性，包括关断模式、低LVDS输出电压摆幅、共模以及MIPI超低功耗状态(ULPS) 支持，有效降低了系统功耗。同时，针对简化印刷电路板(PCB) 走线的LVDS通道交换(SWAP) 和LVDS引脚顺序反向特性，为PCB设计提供了更多便利，减少了布线难度和成本。

1.5 封装形式

采用64引脚10mm × 10mm HTQFP (PAP) 封装PowerPAD™ IC封装，这种封装形式在保证性能的同时，也便于安装和焊接。

2. 应用领域广泛

SN65DSI84-Q1的应用领域十分广泛，涵盖了汽车电子的多个方面。它可用于集成显示屏的信息娱乐系统主机、具有远程显示屏的信息娱乐系统主机、后座信息娱乐系统等，为车内乘客提供丰富的娱乐体验。同时，在混合动力汽车仪表板、便携式导航设备(PND) 以及工业人机界面(HMI) 和显示屏等领域也能发挥重要作用，满足不同场景下的数据转换和显示需求。

3. 详细技术解析

3.1 工作原理

SN65DSI84-Q1具有一个单通道MIPI D - PHY接收器前端配置，每个通道上有4条信道，每条信道运行速率为1Gbps，最大输入带宽为4Gbps。它能够解码MIPI® DSI 18bpp RGB666和24bpp RGB888包，并将格式化视频数据流转换为LVDS输出(像素时钟范围为25MHz至154MHz)，从而提供双链路LVDS或单链路LVDS(每个链路具有4个数据信道)。

3.2 时钟配置与控制

LVDS时钟的来源有两种选择，既可以从DSI通道A时钟获取，也可以使用外部参考时钟源。当选择MIPI D - PHY通道A HS时钟作为LVDS时钟源时，D - PHY时钟车道必须工作在HS自由运行(连续)模式，这样可以省去外部参考时钟，降低系统成本。参考时钟源的选择通过HS_CLK_SRC (CSR 0x0A.0) 经本地I2C接口编程实现。若选择外部参考时钟，它将被REFCLK_MULTIPLIER (CSR 0x0B.1:0) 中的因子相乘来生成LVDS输出时钟；若选择DSI通道A时钟，则会被DSI_CLK_DIVIDER (CSR 0x0B.7:3) 中的因子相除来生成LVDS输出时钟。同时，LVDS_CLK_RANGE (CSR 0x0A.3:1) 和CH_DSI_CLK_RANGE(CSR 0x12) 必须分别设置为LVDS输出时钟和DSI通道A输入时钟的频率范围，以确保内部PLL正常工作。设置完成后，需将PLL_EN (CSR 0x0D.0) 设置为使能内部PLL。

3.3 ULPS模式

SN65DSI84-Q1支持MIPI定义的超低功耗状态(ULPS)。在ULPS模式下，CSR寄存器仍可通过I2C接口访问。要使SN65DSI84-Q1进入ULPS模式，需向所有启用的DSI通道的DSI CLK和/或DSI数据车道发送ULPS序列。进入和退出ULPS模式需要遵循特定的序列：

1. 主机向所有启用的DSI CLK和数据车道发送ULPS进入序列。
2. 当主机准备退出ULPS模式时，向所有在正常操作中必须活跃的DSI CLK和数据车道发送ULPS退出序列。
3. 等待至少3 ms。
4. 设置SOFT_RESET位 (CSR 0x09.0)。
5. 设备恢复正常操作(即面板上的视频流恢复)。

3.4 LVDS模式

该桥接器支持LVDS通道的模式，可用于测试系统平台中的LVDS输出路径和LVDS面板。通过设置地址0x3C处的CHA_TEST_PATTERN位，可以启用模式。在模式下，不会接收DSI数据。LVDS测试模式生成有三种模式，模式由寄存器配置决定。

3.5 功能模式与初始化

SN65DSI84-Q1具有多种功能模式。当EN引脚为低电平时，设备处于SHUTDOWN或RESET状态，此时CMOS输入被忽略，MIPI® D - PHY输入被禁用，输出为高阻抗。在$V_{CC}$电源达到最小工作电压后，EN输入必须从低电平转换为高电平。初始化SN65DSI84-Q1需要遵循特定的初始化序列，包括电源开启、设置DSI时钟和数据车道状态、初始化CSR寄存器、设置PLL_EN位、设置SOFT_RESET位等步骤，以确保设备正常工作。

4. 应用与设计要点

4.1 应用信息

SN65DSI84-Q1主要针对便携式应用，如平板电脑和智能手机等使用MIPI DSI视频格式的设备。它可以应用于GPU与LVDS输入的视频面板之间，实现数据格式的转换。在视频停止和重启序列中，停止输出视频时，需清除PLL_EN位，停止DSI输入的视频流，并将所有DSI数据车道驱动到LP11，同时保持DSI CLK车道在HS状态；重启视频流时，需重新启动DSI输入的视频流，设置PLL_EN位，等待至少3 ms，然后设置SOFT_RESET位。此外，该桥接器支持通过配置寄存器编程来交换/反转LVDS通道或引脚顺序，方便PCB布线。其IRQ引脚可用于指示DSI上发生的某些错误，通过设置IRQ_EN位 (CSR 0xE0.0) 启用IRQ输出。

4.2 典型应用设计

以一个典型的单通道DSI接收器应用为例，将单通道DSI应用处理器与支持1920 x 1200 WUXGA分辨率、60帧每秒的LVDS双链路18位每像素面板进行接口。在设计过程中，需要将面板所需的视频分辨率参数编程到SN65DSI84-Q1中，如CHA_ACTIVE_LINE_LENGTH_LOW、CHA_ACTIVE_LINE_LENGTH_HIGH、CHA_HSYNC_PULSE_WIDTH_LOW等寄存器的值。同时，要根据实际情况选择合适的时钟源，并设置相应的寄存器，如LVDS_CLK_RANGE、HS_CLK_SRC、DSI_CLK_DIVIDER等，以确保内部PLL正常工作。

4.3 电源与布局建议

在电源供应方面，每个$V_{CC}$电源供应引脚和VCORE电源引脚都必须连接一个100 - nF的接地电容，并尽可能靠近SN65DSI84-Q1设备。建议使用一个1 µF至10 µF的大容量电容，并将引脚连接到坚固的电源平面，以减少电源噪声。在PCB布局方面，对于ZQE封装，要在SN65DSI84Q1设备电源引脚附近提供良好的去耦，可使用四个陶瓷电容器(2 × 0.1 μF和2 × 0.01 μF) 以获得良好的性能。差分对的布线要遵循严格的规则，如控制100 - Ω差分阻抗(± 20%) 或50 - Ω单端阻抗(±15%)，保持长度匹配，避免靠近其他高速信号，减少弯曲和过孔数量等。同时，建议只使用一个电路板接地平面，并将SN65DSI84-Q1的散热垫通过过孔连接到该平面。

5. 总结与展望

SN65DSI84-Q1作为一款高性能的汽车用单通道MIPI® DSI转双链路LVDS桥接器，凭借其丰富的特性、广泛的应用领域和详细的设计指导，为汽车电子和相关工业领域的数据转换和显示提供了可靠的解决方案。在实际设计过程中，工程师们需要充分了解其各项特性和参数，结合具体应用场景进行合理的配置和布局，以确保系统的性能和稳定性。随着汽车电子技术的不断发展，相信SN65DSI84-Q1将在更多的应用中发挥重要作用，为我们带来更加优质的视觉体验和数据传输服务。

各位工程师朋友们，在使用SN65DSI84-Q1的过程中，你们遇到过哪些有趣的问题或者有什么独特的设计经验呢？欢迎在评论区分享交流！