SNx5DPHY440SS：MIPI® CSI - 2/DSI DPHY重定时器的深度解析

在电子设备飞速发展的今天，高速数据传输的稳定性和可靠性愈发重要。MIPI® CSI - 2/DSI接口在移动设备、摄像头等领域得到了广泛应用，而SNx5DPHY440SS作为一款MIPI® CSI - 2/DSI DPHY重定时器，为数据传输提供了有力保障。今天，我们就来深入探讨一下这款器件。

文件下载：sn65dphy440ss.pdf

一、特性亮点

1. 标准兼容性与速率支持

SNx5DPHY440SS符合MIPI® DPHY 1.1规范，这意味着它能够很好地融入现有的MIPI生态系统。在速率方面，它在1.5Gbps速率下最多支持4条通道，CSI - 2/DSI时钟速率范围为100MHz至750MHz，能够满足大多数应用场景的需求。

2. 低功耗设计

在关断状态下，其功耗低于1mW，这对于追求低功耗的移动设备来说至关重要。同时，它支持MIPI® DSI双向LP模式以及ULPS和LP功耗状态，进一步降低了系统的整体功耗。

3. 信号调节能力

该器件具备可调输出电压摆幅、可选TX预加重电平以及可调RX EQ等功能。可调输出电压摆幅可以根据实际需求调整信号的强度，可选TX预加重电平有助于补偿信号在传输过程中的衰减，可调RX EQ则能有效补偿ISI损耗，确保信号的质量。

4. 其他特性

可配置边沿速率控制能够优化信号的上升和下降时间，动态数据和时钟偏移补偿则保证了数据和时钟的同步性。此外，它还具备3kV的ESD HBM保护，能够在复杂的电磁环境中稳定工作。在温度范围方面，SN65DPHY440SS支持工业温度范围（–40°C至85°C），SN75DPHY440SS支持商用温度范围（0°C至70°C），由1.8V单电源供电，使用起来非常方便。

二、应用场景

SNx5DPHY440SS的应用范围十分广泛，主要包括笔记本电脑、掀合式电脑、平板电脑以及摄像头等设备。在这些设备中，它能够有效改善MIPI® CSI - 2/DSI信号的传输质量，提高系统的稳定性和性能。

三、器件说明

1. 功能概述

DPHY440是一款1至4通道时钟MIPI® DPHY重定时器，用于重新生成DPHY信令。它符合MIPI® DPHY 1.1标准，可用于数据速率高达1.5Gbps的MIPI® CSI - 2或MIPI® DSI应用。该器件能够补偿PCB、连接器和电缆相关的频率损耗和开关相关损耗，在CSI - 2/DSI源设备和接收设备之间提供最佳的DP电气性能。

2. 输入输出特性

DPHY440的DPHY输入端具有可配置的均衡器，能够根据实际情况调整信号的补偿程度。输出引脚会自动补偿在器件输入端口上接收的时钟和数据间的不一致偏移，确保输出信号的准确性。其输出电压摆幅和边沿速率可分别通过更改VSADJ_CFG0引脚和ERC引脚的状态进行调节，为工程师提供了灵活的配置选项。

3. 低功耗优化

DPHY440针对移动应用进行了优化，在DPHY链路接口上装有活动检测电路。当检测到ULPS和LP状态时，它会切换到低功耗模式，进一步降低功耗。

4. 温度范围

SN65DPHY440SS可在–40°C至85°C的工业级温度范围内运行，SN75DPHY440SS可在0°C至70°C的商业级温度范围内运行，能够适应不同的工作环境。

四、引脚配置与功能

1. 输入引脚

该器件有多个输入引脚，如CSI - 2/DSI Lane 0至3的差分正、负输入引脚（DA0P、DA0N等）以及CSI - 2/DSI差分时钟正、负输入引脚（DACP、DACN）。这些引脚支持DSI LP Backchannel，若未使用，应将其接地。

2. 输出引脚

输出引脚包括CSI - 2/DSI Lane 0至3的差分正、负输出引脚（DB0P、DB0N等）以及CSI - 2/DSI差分时钟负输出引脚（DBCN）。若未使用，这些引脚应保持不连接。

3. 控制引脚

VCC为1.8V（±10%）的电源引脚，VREG_OUT为1.2V的稳压器输出引脚，需要连接一个0.1µF的电容到地。EQ/SCL引脚用于控制HS RX均衡，ERC/SDA引脚用于控制HS TX边沿速率。PRE_CFG1引脚控制DPHY TX HS预加重电平和LP TX上升、下降时间，VSADJ_CFG0引脚控制输出电压摆幅和LP TX上升、下降时间。RSTN为复位引脚，低电平有效，当为低电平时，所有内部CSR复位到默认值，DPHY440进入低功耗状态。

五、规格参数

1. 绝对最大额定值

包括电源电压范围、DPHY Lane I/O差分电压、RSTN电压等参数的最大和最小值。例如，电源电压范围VCC为–0.3V至2.175V，最大结温TJ为105°C，存储温度Tstg为–65°C至150°C。超过这些额定值可能会对器件造成永久性损坏。

2. ESD额定值

人体模型（HBM）为±3000V，带电设备模型（CDM）为±1000V，表明该器件具有较好的静电防护能力。

3. 推荐工作条件

推荐的VCC电源电压为1.62V至1.98V，SN65DPHY440SS的工作温度范围为–40°C至85°C，SN75DPHY440SS的工作温度范围为0°C至70°C。

4. 热信息

包括结到环境的热阻RθJA、结到外壳（顶部）的热阻RθJC(top)等参数，这些参数对于散热设计非常重要。

5. 电气特性

涵盖了电源功耗、输入输出电压、电流等方面的特性。例如，在正常工作时，4数据通道 + 时钟的功耗PACTIVE1 SS为150mW，2数据通道 + 时钟的功耗PACTIVE2 SS为115mW。

6. 时序要求

包括I2C和MIPI DPHY HS接口的各种时序参数，如I2C的时钟频率fCLK为0至100kHz，MIPI DPHY HS接口的传播延迟tHSPD为4 + 12ns至4 + 40ns UI等。

六、详细描述

1. 功能框图

DPHY440的功能框图展示了其内部的各个模块，包括输入输出模块、均衡器模块、动态去斜模块等，有助于我们理解其工作原理。

2. 特性描述

（1）HS接收均衡

支持三个级别的接收均衡，分别为0dB、2.5dB和5dB（750MHz时），通过EQ/SCL引脚的状态来确定使用的均衡级别，也可通过本地I2C接口写入RXEQ寄存器进行设置。

（2）HS TX边沿速率控制

支持控制DB[3:0]P/N和DBCP/N高速（HS）发射机的上升和下降时间，通过ERC/SDA引脚的采样状态来确定HS边沿速率设置，也可通过本地I2C接口写入HS_ERC寄存器进行调整。同时，还支持LP接口的边沿速率控制。

（3）TX电压摆幅和预加重控制

提供两个级别的预加重（0dB和2.5dB），通过PRE_CFG[1:0]引脚的采样状态来确定TX预加重设置，也可通过本地I2C接口写入HSTX_PRE寄存器进行调整。但该功能仅在HS预加重位（过渡位）被通道衰减时使用，否则可能会对系统性能产生负面影响。

（4）动态去斜

实现了动态去斜功能，能够连续对DA[3:0]P/N接口上接收到的HS数据进行去斜处理，并在DB[3:0]P/N接口上提供重新定时的版本。该功能仅在HS模式下启用，会导致数据从DA到DB有2个时钟（4 UI）的延迟。

3. 器件功能模式

（1）关机模式

通过将RSTN引脚置为低电平，同时保持稳定的VCC和VDD电源供应，可将DPHY440置于低功耗状态。在关机状态下，DB[3:0]P/N和DBCP/N引脚被驱动到LP00状态，器件忽略DA[3:0]P/N和DACP/N引脚上的所有活动。当RSTN引脚置为高电平时，退出关机模式，进入LP模式。

（2）LP模式

在该模式下，DPHY440在DA[3:0]P/N和DB[3:0]P/N之间传递LP信号，HS接收器和HS发射机的内部终端被禁用。MIPI DSI规范定义了主机和外设之间的双向通信，DPHY440仅支持通过通道0（DB0P/N到DA0P/N）进行这种通信，其余通道不能用于从外设到主机的LP通信。

（3）ULPS模式

DPHY440会持续监测DPHY LP协议，当进入ULPS状态时，保持LP信令所需的逻辑（LP rx、LPtx、LP状态机等）处于活动状态，禁用HS操作所需的所有逻辑，从而实现更低的功耗状态。需要注意的是，ULPS模式只能从LP模式进入。

（4）HS模式

当LP状态机检测到所需的LP信号序列时，进入HS模式。在该模式下，HS接收器和HS发射机的内部终端启用，动态去斜功能也被启用。

4. 寄存器映射

DPHY440的本地I2C接口在RSTN输入为高电平时启用，支持在超低功耗状态（ULPS）下访问CSR寄存器。EQ/SCL和ERC/SDA端子分别用于I2C时钟和I2C数据，I2C接口符合I2C总线规范2.1版本，支持最高100kHz的速率。器件地址字节为控制器设备发送START条件后接收到的第一个字节，7位器件地址为1101100。通过特定的读写操作流程，可以对DPHY440的I2C寄存器进行读写操作。

七、应用与实现

1. 应用信息

DPHY440支持最多4个DSI DPHY通道和一个时钟通道，其中通道0用于GPU和DSI面板之间的反向通道通信，因此DPHY440的通道0必须始终连接到GPU和面板的通道0。对于所有DSI实现，必须保持DSI源和DSI接收器之间的极性一致，DPHY440不支持极性反转。

2. 典型应用 - CSI - 2实现

DPHY440支持4个CSI - 2 DPHY通道加一个时钟通道，与DSI不同，CSI - 2没有反向通道路径，因此对通道顺序没有要求，有更多的组合可以实现。对于所有CSI - 2实现，同样需要保持CSI - 2源和CSI - 2接收器之间的极性一致。

3. 设计要求

在CSI - 2应用中，从相机（源）到DPHY440设备的系统走线长度通常与从DPHY440到APU（接收器）的走线长度不同，因此需要在器件的接收器和发射机侧分别设置不同的预加重和均衡设置。

4. 详细设计过程

根据源（相机）和DPHY440之间以及DPHY440和接收器（APU）之间的板级走线长度，配置DPHY440的VSADJ、PRE、EQ和ERC配置引脚。实际的配置设置可能会因板级布局、信号路径中使用的连接器等因素而有所不同。

5. 复位实现

DPHY440的RSTN输入用于控制设备复位并将设备置于低功耗模式。在VCC电源稳定后，必须对DPHY440的数字逻辑进行复位，可通过将RSTN输入从低电平转换为高电平来实现。可以通过系统提供的控制信号或连接外部电容来延迟RSTN信号在电源上电时的变化。

6. 应用曲线

应用曲线展示了不同频率下的损耗特性，有助于我们了解信号在传输过程中的损耗情况，从而合理设置EQ等参数。

7. 电源供应建议

德州仪器建议在每个电源引脚上使用0.1µF的电容，以确保电源的稳定性。

8. 布局

（1）布局指南

DAxP/N和DB*P/N对应采用受控的100 - Ω差分阻抗（±15%）或50 - Ω单端阻抗（±15%）进行布线，尽量远离其他高速信号，保持走线长度相差在5mils以内，长度匹配应尽量靠近不匹配的位置。每对走线之间应至少间隔3倍的信号走线宽度，差分走线中的弯曲应尽量减少，弯曲时左右弯曲的数量应尽量相等，弯曲角度应≥135度。所有差分对应在同一层布线，尽量减少过孔数量，建议过孔数量不超过2个，走线应靠近接地平面，避免差分对跨越任何平面分割。如果使用测试点，应将其串联且对称放置，避免在差分对上形成短截线。

（2）布局示例

给出了一个布局示例，直观地展示了如何进行合理的布局，帮助工程师更好地进行实际设计。

八、总结

SNx5DPHY440SS作为一款优秀的MIPI® CSI - 2/DSI DPHY重定时器，具有丰富的特性和广泛的应用场景。在设计过程中，我们需要根据具体的应用需求，合理配置其引脚和寄存器，同时注意电源供应、布局等方面的问题，以充分发挥其性能优势。希望本文能够为广大电子工程师在使用SNx5DPHY440SS进行设计时提供一些参考和帮助。大家在实际应用中遇到过哪些问题呢？欢迎在评论区留言讨论。