DS90UB940-Q1：1080p FPD-Link III 至 CSI-2 解串器的全面解析

在当今的电子设计领域，视频传输技术不断发展，汽车电子、工业控制等领域对高清视频传输的需求日益增长。DS90UB940-Q1 作为一款高性能的 FPD-Link III 至 CSI-2 解串器，为解决高清视频传输问题提供了优秀的解决方案。今天我们就来深入探讨一下这款解串器的特点、功能以及在实际应用中的设计要点。

文件下载：ds90ub940-q1.pdf

一、产品概述

DS90UB940-Q1 是一款符合 AEC-Q100 标准的 FPD-Link III 解串器，能够在 -40°C 至 +105°C 的环境温度下稳定工作。它与 DS90UH949/947/929-Q1 系列串行器配合使用，可以将 1 通道或 2 通道的 FPD-Link III 流转换为 MIPI® CSI-2 格式，支持高达 WUXGA 和 1080p60 的视频分辨率，具有 24 位色深。该解串器能够通过经济高效的 50-Ω 单端同轴电缆或 100-Ω 差分屏蔽双绞线（STP）电缆实现高速数据传输。

二、产品特性亮点

（一）高速数据传输与转换能力

DS90UB940-Q1 支持高达 170 MHz 的像素时钟频率，能够处理高速的 FPD-Link III 串行流。在 1 通道 FPD-Link III 模式下，线速率最高可达 3.36 Gbps；在 2 通道模式下，每通道线速率最高可达 2.975 Gbps。它能够将这些高速串行流转换为 CSI-2 MIPI 接口，支持 4 个数据通道 + 1 个时钟通道，或在复制模式下支持 8 个数据通道 + 2 个时钟通道，为高清视频传输提供了强大的支持。

（二）丰富的接口与功能

1. MIPI® D-PHY / CSI-2 发射器：提供 CSI-2 输出端口，支持 2 通道或 4 通道操作，每通道速率高达 1.3 Gbps。支持多种视频格式，如 RGB888/666/565、YUV422/420、RAW8/10/12 等，满足不同应用场景的需求。
2. 高速 GPIO 接口：具备四个高速 GPIO 引脚，每个引脚速率可达 2 Mbps，可用于传输额外的控制信号或数据。
3. 自适应接收均衡：能够补偿高达 -15.3 dB 的通道插入损耗，自动进行温度和电缆老化补偿，确保信号在长距离传输和复杂环境下的稳定性。
4. SPI 和 I2C 控制接口：支持高达 3.3 Mbps 的 SPI 控制接口和 1-Mbps 快速模式的 I2C 接口，方便进行设备的配置和控制。
5. I2S 音频接口：具有六个 I2S 输出引脚，与兼容的串行器配合使用时，可支持环绕声音频应用，位时钟频率范围为 1 MHz 至小于 < PCLK/2 或 < 13 MHz 中的较小值。

（三）自动锁相与同步功能

该解串器无需单独的参考时钟源即可锁定数据流，能够自动同步到串行器，无论数据模式如何，都能提供真正的自动插拔和锁定性能。它可以在不需要特殊训练模式或同步字符的情况下锁定输入的串行流，并通过提取嵌入式时钟信息来恢复时钟和数据，大大简化了系统设计的复杂性和成本。

（四）内置测试与诊断功能

可选的全速内置自测试（BIST）功能支持在无需外部数据连接的情况下测试高速串行链路和低速反向通道，这在原型设计阶段、设备生产、系统内测试和系统诊断中非常有用。通过 BIST 功能，可以快速检测链路中的错误，确保系统的可靠性。

三、应用场景

DS90UB940-Q1 主要应用于汽车信息娱乐系统，如中央信息显示屏、后排娱乐系统和数字仪表盘等。在这些应用场景中，需要高速、稳定的视频传输来提供清晰的图像和流畅的用户体验，DS90UB940-Q1 的高性能和可靠性能够很好地满足这些需求。

四、设计要点

（一）电源供应与布线

1. 电源供应：该设备为电路的不同部分提供了单独的电源和接地引脚，以隔离不同部分电路之间的开关噪声影响。在设计电源时，建议从最高电压轨到最低电压轨依次供电。对于 3.3-V IO 操作，VDDIO 和 VDD33 可以由同一电源供电并同时上升。在 PDB 引脚上使用大电容，确保 PDB 在所有电源引脚达到推荐工作电压后才有效。当 PDB 引脚拉高到 VDD33 时，需要一个 10-kΩ 上拉电阻和一个大于 10-µF 的电容接地，以延迟 PDB 输入信号的上升。
2. 布线：在 PCB 设计中，要确保 FPD-Link III 设备的电路板布局和叠层能够为设备提供低噪声的电源馈送。将高频或高电平的输入输出分开，以减少不必要的杂散噪声拾取、反馈和干扰。对于 FPD-Link III 信号迹线，建议使用 100-Ω 耦合差分对，并遵循 S/2S/3S 规则进行间距设置，尽量减少过孔数量，保持迹线平衡，减少对内的偏斜，并尽可能靠近 TX 输出和 RX 输入进行端接。对于 CSI-2 信号，要控制差分阻抗为 100-Ω（±20%）或单端阻抗为 50-Ω（±15%），远离其他高速信号，控制对内和对间的长度不匹配，减少差分迹线的弯曲，尽量在同一层布线，减少过孔数量，避免在平面分割上布线等。

（二）寄存器配置与编程

DS90UB940-Q1 可以通过 I2C 兼容的串行控制总线进行配置。设备地址通过连接到 IDx 引脚的电阻分压器设置，支持多个设备共享串行控制总线。在进行寄存器配置时，需要注意不同寄存器的功能和设置要求，例如，通过设置相关寄存器可以选择不同的工作模式、配置 GPIO 引脚的功能、控制自适应均衡器的参数等。同时，要注意 I2C 通信的时序要求，确保数据的正确传输。

（三）多主仲裁与通信

在系统中可能存在多个 I2C 主设备，FPD-Link III 设备的双向控制通道实现了 I2C 兼容的总线仲裁。在发送数据位时，每个 I2C 主设备会检测 SDA 线上的值，如果主设备发送逻辑 1 但检测到逻辑 0，则该主设备会失去仲裁，停止驱动 SDA 并在总线空闲时重试事务。在实际应用中，要注意避免一些可能导致 I2C 总线出现未定义状态的情况，如一个主设备在另一个主设备发送数据位时生成重复开始、停止信号等。对于较新的 FPD-Link III 设备（DS90UB94x-Q1），串行器或解串器寄存器可以同时从本地和远程 I2C 主设备访问，但对于较旧的设备，需要对寄存器访问进行限制，以避免出现错误。

五、总结

DS90UB940-Q1 解串器以其高速的数据传输能力、丰富的接口功能、自动锁相与同步特性以及内置的测试诊断功能，为汽车信息娱乐等领域的高清视频传输提供了可靠的解决方案。在设计过程中，我们需要充分考虑电源供应、布线、寄存器配置和多主仲裁等方面的要点，以确保设备能够发挥最佳性能。希望通过本文的介绍，能让大家对 DS90UB940-Q1 有更深入的了解，在实际设计中能够更加得心应手。大家在使用这款解串器的过程中遇到过哪些问题呢？欢迎在评论区交流分享。