TLK10081：10Gbps 1 - 8 通道多速率串行链路聚合器的深度解析

在高速数据传输的领域中，链路聚合技术对于提升数据吞吐量和优化物理链路使用至关重要。今天，我们就来深入探讨德州仪器（TI）的 TLK10081 多速率链路聚合器，看看它在高速双向点对点数据传输系统中是如何发挥作用的。

文件下载：tlk10081.pdf

一、TLK10081 概述

TLK10081 是一款专为高速双向点对点数据传输系统设计的多速率链路聚合器。它的主要功能是将 1 到 8 条独立的低速千兆串行线路自动进行数字复用/解复用，聚合为一条高速千兆串行线路，同时具备广泛的媒体传输能力。这种设计可以有效减少特定数据吞吐量所需的物理链路数量，提高系统的效率和性能。

1.1 产品特性

• 灵活的复用和解复用：支持 1~8 x (0.25 到 1.25 Gbps) 到 1 x (2 到 10 Gbps) 的复用，以及 1 x (0.5 到 2.5 Gbps) 到 1 x (0.5 到 2.5 Gbps) 的动态端口聚合。
• 广泛的数据速率范围：适用于多种应用场景，支持可编程的高速冗余切换。
• 信号处理能力：在低速和高速侧都具备发射去加重和自适应接收均衡功能，同时支持 MDIO Clause 22 控制接口和 8B/10B 编码解码。
• 低功耗设计：每通道典型功耗低于 800 mW，具备出色的信号完整性和低功耗特性。
• 其他特性：支持速率匹配、全无阻塞接收器交叉点映射、灵活的时钟控制、多驱动能力、可编程的高速通道对齐字符等。

1.2 应用场景

TLK10081 的应用场景非常广泛，包括千兆串行链路聚合、通信系统背板、原始（未编码）数据支持、机器视觉、视频/图像数据处理等领域。

二、物理特性

2.1 模块结构

TLK10081 采用低功耗收发器设计，由低速和高速两侧的两个串行器/解串器（SERDES）模块以及位于中间的核心逻辑模块组成。核心逻辑模块负责执行所有逻辑功能，包括测试模式生成和验证。同时，该设备还提供了管理数据输入/输出（MDIO）控制接口和 JTAG 接口，用于设备配置、控制和监控。

2.2 封装形式

TLK10081 采用 13 - mm x 13 - mm、144 引脚的 PBGA 封装，球间距为 1 mm。详细的引脚定义和功能在文档中有明确说明，涵盖了高速和低速通道的输入输出、参考时钟、控制和监控信号以及电源引脚等。

三、功能描述

3.1 发射方向

在发射方向，低速串行通道的数据首先由解串器接收，可选择进行 10 位字边界对齐和 8B/10B 解码。然后，数据被输入到 FIFO 中，以补偿低速串行链路和芯片高速侧之间的相位差异。高速侧可以选择字交织或位交织的方式对数据进行聚合，聚合后的数据可选择进行 8B/10B 编码和扰码处理，最后由串行器输出。

3.2 接收方向

在接收方向，高速聚合数据流由解串器接收，通过通道同步逻辑将数据对齐到 20 位边界。然后，数据可选择进行 8B/10B 解码或解扰处理，再输入到接收通道排序逻辑中确定通道分配。最后，解聚合后的串行数据流通过 FIFO 处理后由串行器输出。

3.3 通道排序

为了在接收端正确恢复原始通道分配，TLK10081 提供了多种通道排序方法：

• 保留通道标记字符：如果数据可以解复用为 10 位字，则可以通过识别特定的保留代码来跟踪通道分配。
• 训练序列：在无法定义保留通道标记代码的情况下，可以通过发送训练序列来确定通道排序。
• 手动通道旋转：允许在系统级别手动确定通道排序，通过 MDIO 寄存器或 RXCTRL 引脚控制通道旋转。
• 保留通道：如果应用不需要全部八个低速通道，可以使用一个通道持续发送通道排序信息，以便在链路中断时及时恢复通道分配。

3.4 其他功能

• 1:1 模式：支持数据重定时，适用于特定的数据传输需求。
• 时钟容差补偿：通过相位校正 FIFO 实现时钟容差补偿，确保数据传输的稳定性。
• 交叉点开关：可以通过 MDIO 重新配置每个输出通道的数据来源，支持广播/扇出功能。
• 未使用通道处理：当某些通道未使用时，使用重复填充数据序列来填充空缺，同时可以通过 MDIO 监控所有通道的状态。
• 测试模式生成和验证：具备丰富的内置测试功能，支持多种测试模式的生成和验证，方便系统诊断和调试。
• 电源管理：可以通过设备输入引脚或 MDIO 控制寄存器进行电源管理，进入低功耗模式。
• 传输/接收延迟：在正常运行时，设备的传输/接收延迟是固定的。

四、SERDES 接口

4.1 高速 CML 输出

高速数据输出驱动器采用电流模式逻辑（CML），内置上拉电阻，无需外部组件。支持 4 抽头有限脉冲响应（FIR）发射去加重，可通过 MDIO 配置输出幅度和去加重，以补偿高频损耗。

4.2 高速接收器

高速接收器为差分 CML，具有内部终端电阻，需要交流耦合。内置自适应均衡器，可补偿通道插入损耗，提高信号质量。

4.3 信号丢失输出生成（LOS）

通过监测输入信号的电压水平来检测信号丢失，同时还可以结合其他状态条件，如通道同步丢失、PLL 锁定丢失、8B/10B 解码错误等，通过逻辑或运算输出综合的信号丢失指示。

五、时钟配置

5.1 PLL 和线路速率配置

TLK10081 内部集成了低抖动、高质量的振荡器，用于低速和高速 SERDES 以及其他内部电路的频率倍增。可以通过 MDIO 寄存器选择 SERDES 速率和 PLL 乘数，以匹配不同应用的线路速率和参考时钟频率。文档中提供了详细的参考时钟频率选择示例和不同模式下的线路速率与参考时钟频率的对应关系。

5.2 时钟架构

每个通道可以选择使用 REFCLK0P/N 或 REFCLK1P/N 作为差分参考时钟。高速接收器的时钟和数据恢复（CDR）功能可以从输入串行数据中恢复时钟，并通过 CLKOUTAP/N 和 CLKOUTBP/N 输出，输出时钟的频率可以通过 MDIO 软件控制。

六、编程参考

6.1 MDIO 管理接口

TLK10081 支持 IEEE 802.3 以太网规范 Clause 22 定义的管理数据输入/输出（MDIO）接口，通过该接口可以进行寄存器管理和控制。控制引脚 PRTAD[4:0] 确定设备端口地址，MACRO_ACCESS 位选择控制的高速通道，GLOBAL_WRITE 位可以将相同的设置应用到两个高速通道。文档中还详细介绍了 MDIO 协议的读写时序和间接寻址方法。

6.2 寄存器位定义

文档中对各种寄存器位的定义和访问权限进行了详细说明，包括读写（RW）、读写自清除（RW/SC）、只读（RO）、只读锁存高（RO/LH）、只读锁存低（RO/LL）和读清零计数器（COR）等不同类型。同时，还列出了各个寄存器的详细位描述和默认值，方便开发者进行配置和调试。

七、电气特性

7.1 绝对最大额定值

文档中给出了设备在不同参数下的绝对最大额定值，包括电源电压、输入电压、存储温度、工作结温、静电放电等参数的范围。超出这些范围可能会对设备造成永久性损坏，使用时需要严格遵守。

7.2 推荐工作条件

推荐了设备在不同电源电压、输入电压和温度范围内的正常工作条件，确保设备的性能和可靠性。

7.3 高速和低速串行收发器特性

详细描述了高速和低速串行收发器的各项电气特性，包括输出电压摆幅、去加重、共模电压、上升/下降时间、抖动、占空比失真、回波损耗等参数，为电路设计和信号完整性分析提供了重要依据。

7.4 参考和输出时钟特性

给出了参考时钟和输出时钟的频率、精度、占空比、输入电压、输入电容和输入阻抗等特性，确保时钟信号的稳定性和准确性。

7.5 LVCMOS 电气特性

介绍了 LVCMOS 接口的高/低电平输出电压、输入电压、输入电流、输出阻抗和输入电容等特性，为与其他 LVCMOS 设备的接口设计提供了参考。

7.6 MDIO 和 JTAG 时序要求

规定了 MDIO 和 JTAG 接口的时序要求，包括时钟周期、设置时间、保持时间和有效时间等参数，确保接口通信的正确性。

7.7 电源排序指南

给出了设备电源排序的指导原则，确保在满足一定条件下，核心或 I/O 电源可以在另一个电源未上电的情况下长时间工作，同时避免总线争用和过高的结温。

八、机械和热数据

8.1 封装热耗散评级

文档中提供了 TLK10081 封装的热特性参数，包括 ΘJA、ΨJT 和 ΨJB 等，以及在不同应用板条件下的热性能数据，为散热设计提供了参考。

8.2 封装信息

介绍了设备的可订购型号、状态、材料类型、封装形式、引脚数量、包装数量、RoHS 合规性、引脚镀层/球材料、MSL 评级/峰值回流温度、工作温度和部件标记等信息，方便用户进行采购和使用。

总结

TLK10081 作为一款功能强大的多速率链路聚合器，具备灵活的复用和解复用能力、广泛的数据速率范围、丰富的功能特性和良好的电气性能。在高速数据传输系统中，它可以有效减少物理链路数量，提高系统效率和性能。同时，详细的文档和编程参考为开发者提供了全面的设计指导，有助于快速实现系统的开发和调试。在实际应用中，开发者需要根据具体的需求和系统环境，合理配置设备的各项参数，确保系统的稳定性和可靠性。你在使用 TLK10081 或者其他类似设备时，有没有遇到过什么特别的问题呢？欢迎在评论区分享你的经验和见解。