深入解析DS110DF1610 16通道重定时器：特性、应用与设计要点

在高速串行链路设计领域，重定时器扮演着至关重要的角色，它能够增强信号的传输距离和鲁棒性，确保数据的可靠传输。今天，我们就来详细探讨一下德州仪器（TI）的DS110DF1610 8.5 - 11.3Gbps 16通道重定时器，看看它有哪些独特的特性和应用场景。

文件下载：ds110df1610.pdf

一、DS110DF1610概述

DS110DF1610是一款16通道多速率重定时器，集成了信号调理功能。它包含全自适应连续时间线性均衡器（CTLE）、判决反馈均衡器（DFE）、时钟和数据恢复（CDR）以及发射FIR滤波器，能够在长距离、有损、串扰严重的高速串行链路上实现 $BER <1 ×10^{-15}$ 的误码率，大大提高了信号传输的可靠性。

1. 引脚兼容系列

DS110DF1610属于引脚兼容系列，不同型号对应不同的数据速率范围：

• DS150DF1610：12.5 - 15G
• DS125DF1610：9.8 - 12.5G
• DS110DF1610：8.5 - 11.3G

这种引脚兼容的设计为工程师在不同速率需求的项目中提供了便利，可以根据实际情况灵活选择合适的型号。

2. 每四路的4x4模拟交叉点开关

每个四路通道都配备了一个4x4无阻塞模拟交叉点开关，允许在四路内的任何输入到任何输出之间进行全切换或广播数据。这种模拟实现方式使得所有通道可以异步运行，同时最小化了设备引入的延迟。

3. 其他特性

• 全自适应CTLE和自调谐DFE：能够根据信号情况自动调整均衡参数，提高信号质量。
• 片上AC耦合和可调发射 $V_{OD}$：方便与其他设备连接，同时可以根据需要调整发射信号的幅度。
• 可调3抽头发射FIR滤波器：用于发射均衡，控制前导、主抽头和后沿抽头，进一步优化信号传输。
• 片上眼图监测（EOM）、PRBS检查器和PRBS模式发生器：可用于调试和监测信号质量。
• 支持IEEE 1149.1和1149.6：方便进行JTAG测试。
• 可编程输出极性反转：增加了设计的灵活性。
• 输入信号检测和CDR锁定检测：实时监测信号状态。
• 单2.5 - V ±5%电源供电：简化了电源设计。
• 基于SMBus的寄存器配置：便于进行参数设置和控制。

二、引脚配置与功能

DS110DF1610的引脚配置较为复杂，包含了高速差分输入输出、时钟引脚、SMBus接口、JTAG接口等多种类型的引脚。下面我们来详细了解一下一些关键引脚的功能：

1. 高速差分I/O引脚

这些引脚是CML兼容、AC耦合的差分输入输出引脚，片上集成了100欧姆的差分终端电阻。例如，RX1AP/RX1AN等输入引脚用于接收高速串行数据，TX1AP/TX1AN等输出引脚用于发送处理后的数据。

2. 时钟引脚

REF_CLK_P/REF_CLK_N是用于25 MHz、125 MHz或312.5 MHz时钟的差分输入引脚，可配置为单端输入操作。CLK_MON_P/CLK_MON_N是用于监测系统差分时钟的差分输出引脚，在级联到另一个重定时器时，输出频率应设置为25 MHz或125 MHz。

3. SMBus接口

SDA_IO是数据输入/开漏输出引脚，需要外部上拉电阻，支持3.3 V LVCMOS电平。通过SMBus接口，我们可以对DS110DF1610进行寄存器配置和参数设置。

4. JTAG接口

包含TMS_IO、TDO_IO、TRST_IO、TCK_IO和TDI_IO等引脚，用于JTAG测试，方便进行芯片的调试和验证。

三、详细特性描述

1. 设备数据路径操作

DS110DF1610的数据路径由多个关键模块组成，包括AC耦合接收器、CTLE、交叉点开关、DFE、CDR和差分驱动器。

AC耦合接收器与信号检测

每个通道的差分接收器都包含片上AC耦合电容，最小带宽为16kHz。接收器还集成了信号检测电路，能够根据输入信号的有无自动开启或关闭高速数据路径。工程师可以通过SMBus通道寄存器手动控制信号检测模块，这在需要强制禁用某些通道时非常有用。

CTLE

CTLE是一个全自适应均衡器，具有可调带宽和可选的限幅级。在锁定过程中，CTLE会根据品质因数（FOM）进行自适应调整，锁定后，CTLE的增益水平将保持不变，直到手动重新调整或CDR重新进入锁定过程。CTLE由4个阶段组成，每个阶段有2位增益控制，允许有256种不同的阶段增益组合。通过SMBus控制，CTLE的带宽可以调整为3个不同的级别：全速率（9 GHz）、中速率（7 GHz）和半速率（5 GHz）。

交叉点开关

每个四路通道的4x4无阻塞模拟交叉点开关位于CTLE和DFE之间，允许在四路内的输入和输出之间进行灵活的切换和广播。在使用交叉点开关时，需要对控制总线复用器、数据路径复用器、本地和多驱动缓冲器进行配置，并进行CDR复位和释放操作。在数据复制或广播应用中，还需要指定主从通道。

DFE与VGA

每个通道的数据路径中可以启用一个5抽头DFE和一个VGA，用于减少串扰、反射或后沿符号间干扰（ISI）的影响。DFE需要手动启用，并可以配置为仅在锁定过程中自适应或连续自适应。DFE的抽头具有指定的增益权重范围和极性位，VGA有2位控制，可提供4级增益，用于恢复极小的信号。

时钟和数据恢复

CDR模块由锁相环（PLL）、基于参考时钟的PPM计数器、输入和输出数据复用器以及监测单比特转换和检测错误锁定的电路组成。CDR的采样位置固定在每个比特的0.5UI位置。默认情况下，均衡后的数据进入CDR进行时钟和数据恢复，然后输出到FIR滤波器和差分驱动器。工程师可以配置CDR数据的路由，将恢复的时钟和数据发送到PRBS检查器或其他模块。

差分驱动器与FIR滤波器

DS110DF1610的输出驱动器可以通过SMBus寄存器控制手动关闭，输出还可以启用可选的输出终端电阻，以减少高速系统中的串扰影响。FIR滤波器由前导抽头、主抽头和后沿抽头组成，每个抽头有极性位和64个可用级别。工程师可以通过操作drv_selvod位、DEM位和FIR主抽头来控制驱动器的输出差分电压（$V{OD}$）。

2. 调试特性

模式发生器

每个通道可以配置为生成16位用户定义的数据模式或伪随机比特序列（PRBS），支持PRBS - 7、PRBS - 9、PRBS - 15和PRBS - 31等序列。用户定义的模式还可以设置为每隔16位符号自动反转，以实现DC平衡。

模式检查器

模式检查器可以手动设置为锁定特定的PRBS序列和极性，也可以自动检测输入模式和极性。它由一个47位比特计数器和一个11位错误计数器组成，在读取计数器之前需要先冻结模式检查器。

眼图监测器

EOM可以用于水平眼图开口（HEO）和垂直眼图开口（VEO）的测量，以及全眼图捕获。在CDR锁定时，可以随时从通道寄存器0x27和0x28读取HEO和VEO的值，并通过相应的公式转换为实际单位。进行全眼图捕获时，需要按照特定的步骤在通道寄存器中进行配置。

中断信号

DS110DF1610可以配置为将不同的事件报告为中断信号，这些中断信号不影响设备的正常运行，只是报告所选事件的发生。寄存器中的中断位是粘性位，一旦事件触发中断，状态位将保持高电平，直到被读取。

3. 其他特性

锁定顺序器

为了减少数据传输时的功耗尖峰，内部锁定顺序器会限制同时允许尝试锁定的活动通道数量。锁定顺序器会根据通道检测到的信号情况分配令牌，通道锁定后会将令牌返回。工程师可以通过共享寄存器配置锁定顺序器，控制哪些通道可以尝试锁定以及同时允许尝试锁定的通道数量。

RESET_IO引脚

RESET_IO引脚模拟上电复位（POR），在信号上升沿触发复位，重新初始化整个设备，包括SMBus地址引脚设置和恢复共享和通道寄存器的默认值。不建议长时间将RESET_IO引脚保持在低电平状态，上电时应将其保持在高电平，上电后将其脉冲低电平至少10 µs以执行复位。

四、设备功能模式

1. SMBus从模式

在SMBus主模式和从模式下，DS110DF1610都通过SMBus进行配置。SMBus由SDA（串行数据线）和SCL（串行时钟线）两条线组成，这两条线都是开漏的，需要上拉电阻连接到电源电压（2.5V或3.3V）。设备需要分配一个唯一的SMBus地址，可以通过GPIO1和GPIO0引脚进行配置。

2. 寄存器编程

DS110DF1610的寄存器分为全局寄存器、共享寄存器和通道寄存器。全局寄存器用于选择要写入的通道寄存器，共享寄存器控制或观察影响所有通道操作的设置，通道寄存器用于设置设备的所有配置参数。在编程时，需要注意一些寄存器是按位字段划分的，修改部分位时需要先读取当前寄存器值，修改后再写回。

五、应用与实现

1. 典型应用

DS110DF1610通常配置为SMBus从模式编程，通过单个2.5V电源平面供电。电源滤波需要根据系统的电源噪声情况进行调整，SMBus和LVCMOS信号使用2.5V逻辑。差分参考时钟通过1µF AC耦合电容应用到设备，高速信号以四个一组的方式连接到设备，以便利用4x4交叉点开关。由于设备的高速接收器输入包含AC耦合电容，信号可以直接连接到设备，而发射输出应连接到靠近接收ASIC输入的AC耦合电容。

2. 初始化设置

设备的典型初始化序列包括共享寄存器配置、参考时钟分频器设置、锁定顺序器配置以及通道寄存器配置。通道寄存器配置需要对所有需要的通道进行重复操作，包括CDR复位、自适应模式配置、数据速率选择、输出驱动器 $V_{OD}$ 和FIR配置等。

数据速率选择

数据速率可以通过速率/子速率表或手动编程的方式进行设置。速率/子速率表中包含了一些常见的数据速率和对应的分频器设置，工程师可以直接选择使用。如果需要使用表中没有的数据速率，则需要手动计算并编程。手动编程时，需要先选择一个分频器分组，然后计算第一组和第二组的设置，并将相应的值写入通道寄存器。

3. 电源供应建议

DS110DF1610的电源引脚在BGA基板上内部短路，方便电路板设计师分布旁路电容进行电源滤波。通常，电源滤波包括一个22 µF的大容量电容和一组0.1 µF的电容，这些电容应靠近设备放置。根据系统条件，可能需要额外的旁路电容或不同值的电容。

六、总结

DS110DF1610作为一款高性能的16通道重定时器，具有丰富的特性和灵活的配置选项，能够满足各种高速串行链路设计的需求。在实际应用中，工程师需要根据具体的项目要求，合理配置设备的参数，注意电源滤波和信号连接等细节，以确保设备的稳定运行和数据的可靠传输。希望通过本文的介绍，能帮助大家更好地了解和使用DS110DF1610，在高速电路设计中取得更好的成果。

你在使用DS110DF1610的过程中遇到过哪些问题？或者对它的某个特性有更深入的见解？欢迎在评论区分享你的经验和想法！