探索DS110DF111低功耗多速率2通道重定时器的奥秘

在高速串行数据传输领域，信号的完整性和可靠性至关重要。今天，我们要深入探讨一款名为DS110DF111的低功耗、多速率、2通道重定时器，它能为我们在长距离、高损耗的高速串行链路中提供出色的信号调节和重定时功能。

文件下载：ds110df111.pdf

1. 特性与优势

1.1 信号调节与重定时能力

DS110DF111是一款双通道（1通道双向）重定时器，集成了信号调节功能。每个通道都包含输入连续时间线性均衡器（CTLE）、时钟和数据恢复（CDR）以及发送驱动器。其片上判决反馈均衡器（DFE）可增强长距离、高损耗、串扰严重的高速串行链路的传输距离和鲁棒性，实现 $BER <1 ×10^{-15}$。对于要求较低的应用和互连，可关闭DFE并实现相同的误码率性能。

1.2 自适应均衡与灵活配置

自适应CTLE在5.65 GHz时可提供高达34 dB的增益，自调谐5抽头DFE能有效抑制输入噪声、随机抖动和串扰。此外，它还支持原始均衡和重定时数据回环功能，方便测试和调试。可调的发送输出电压（$V_{OD}$）范围为600至1300 mVp - p，可设置的TX去加重驱动器范围为0至 - 12 dB，能满足不同应用的需求。

1.3 低功耗与兼容性

每个通道的功耗仅为200 mW，具有出色的低功耗特性。它能锁定半、四分之一和八分之一数据速率，以支持旧系统。此外，DS110DF111与DS125DF111引脚兼容，方便用户进行升级和替换。

1.4 丰富的监测与配置功能

片上眼图监测器（EOM）和伪随机二进制序列（PRBS）发生器可用于信号质量监测和测试。输入信号检测和CDR锁定检测/指示功能则方便用户实时了解设备的工作状态。该设备支持单3.3 - V或2.5 - V ±5%电源供电，可通过SMBus、EEPROM或引脚进行配置，采用4.0 - mm × 4.0 - mm、24引脚QFN封装，工作温度范围为 - 40°C至85°C。

2. 应用场景

DS110DF111适用于多种高速串行数据传输应用，如前端端口光互连（SFF - 8431）、10G/1G以太网和通用公共无线电接口（CPRI）等。在这些应用中，它能有效补偿信号损耗，提高信号质量，确保数据的可靠传输。

3. 详细工作原理

3.1 输入通道均衡

物理传输介质（如印刷电路板上的走线或铜缆）具有低通频率响应特性，会引入符号间干扰。DS110DF111的CTLE能自动适应输入传输介质，优化均衡设置。当检测到输入信号或CDR电路复位时，自动适应过程会触发。5抽头DFE则与CTLE协同工作，进一步提高信号质量。

3.2 时钟和数据恢复

DS110DF111通过检测输入数据流中的比特转换，将内部压控振荡器（VCO）锁定到这些比特转换的平均到达时间所代表的时钟上，从而实现时钟和数据恢复功能。这一过程能显著降低数据流中的抖动，重置系统的抖动预算。

3.3 数据路径多路复用和输出驱动器

数据路径多路复用器用于控制将哪个内部信号呈现给输出驱动器模块，输入包括原始均衡数据、重定时数据、PRBS模式和来自另一个数据路径的回环数据。输出驱动器可控制信号的幅度、去加重、边沿速率和极性，以增强传输质量。

3.4 参考时钟

DS110DF111需要一个25 MHz ±100 ppm的参考时钟来确保VCO正确锁相到输入数据速率。该参考时钟可由任何商用25 MHz振荡器提供，其相位噪声要求不高。

3.5 眼图监测器

眼图监测器（EOM）可测量CDR输入处的内部数据眼，用于水平眼图开口（HEO）和垂直眼图开口（VEO）测量以及全眼图捕获。通过EOM，我们可以及时发现过均衡、振铃等信号调节问题。

4. 设备功能模式与编程

4.1 功能模式选择

通过ENSMB引脚可选择不同的控制模式，DS110DF111可通过外部引脚控制、SMBus控制器或EEPROM配置加载进行编程。

4.2 SMBus接口编程

在SMBus模式下，DS110DF111必须分配一个SMBus地址。可通过向SMBus发送寄存器写操作来独立设置每个通道的可配置参数。设备中有控制/共享寄存器和通道寄存器两种类型，通过寄存器0xff可选择操作的寄存器集。

4.3 寄存器操作技巧

在进行寄存器操作时，需要注意一些细节。例如，写入寄存器0xff时，可选择控制/共享寄存器集或通道寄存器集；控制/共享寄存器0x04的位6可用于重置控制/共享寄存器；设备修订和设备ID信息可从控制/共享寄存器0x01中获取。

5. 应用设计要点

5.1 设计要求

在设计高速印刷电路板时，需要注意以下几点：

• 采用100 - Ω差分阻抗走线，确保信号的差分特性。
• 对连接器过孔和信号过孔进行背钻，以减少过孔残桩长度，降低信号反射。
• 使用参考平面过孔，为返回电流提供低电感路径。
• 将发射链路的交流耦合电容靠近接收器放置，以优化信号耦合。
• 交流耦合电容的最大尺寸为0402。

5.2 详细设计流程

设计过程中，首先要确定参考时钟频率和布线方案，规划通道连接，并确保每个设备具有唯一的SMBus地址。在PCB布局完成前，可使用IBIS - AMI模型进行简单的通道仿真。初始化序列包括CDR复位、自适应模式配置、数据速率选择、输出驱动器VOD和去加重设置以及可选的中断使能等操作。

5.3 应用曲线与测试

以SFF - 8431测试为例，测试接收器抖动容限时，需要考虑数据速率、PRBS模式、输出幅度、周期性抖动、ISI抖动和随机抖动噪声源等因素。SFF - 8431规范综合了确定性、随机和周期性抖动分量，通过测量和校准这些抖动分量，可确保各个抖动分量和总抖动的水平满足要求。

6. 电源供应与布局建议

6.1 电源供应

DS110DF111具有可选的内部电压调节器，可提供2.5 - V电源。在3.3 - V模式下，$V{IN}$引脚连接3.3 - V电源，内部调节器为$V{DD}$引脚提供2.5 - V电源；在2.5 - V模式下，$V{IN}$引脚直接连接2.5 - V电源。每个$V{DD}$引脚需要一个0.22 - μF的电容进行电源去耦，总电容应≤0.5 μF。

6.2 布局指南

在布局时，要注意以下几点：

• 高速输入和输出应使用100 - Ω受控差分阻抗互连，确保信号的差分特性。
• 过孔应尽量少用，并对称放置在差分对的两侧，同时为返回电流提供低电感路径。
• 差分信号应远离其他信号和噪声源，以减少干扰。
• 保持差分对的对称性，以最小化信号转换为共模信号的可能性。
• 隔离发送和接收差分对，采用至少5倍的对间到对内间距比。
• 去耦电容应尽可能靠近DS110DF111放置，以提高去耦效果。
• 使用差分过孔，并结合参考平面电流返回和缓解措施，以减少阻抗干扰。
• 采用背钻技术，减少过孔残桩。
• 环路滤波器电容应尽可能靠近DS110DF111。

7. 总结

DS110DF111是一款功能强大、性能出色的低功耗多速率2通道重定时器，适用于多种高速串行数据传输应用。通过深入了解其特性、工作原理、功能模式和应用设计要点，我们可以更好地利用这款设备，提高系统的信号完整性和可靠性。在实际应用中，我们还需要根据具体需求进行合理的配置和优化，以充分发挥DS110DF111的优势。希望本文能为电子工程师们在设计和应用DS110DF111时提供有价值的参考。你在使用DS110DF111的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。