深入剖析DS125RT410低功耗多速率四通道重定时器

在高速通信领域，信号传输的质量和可靠性至关重要。DS125RT410作为一款低功耗多速率四通道重定时器，为解决长距离、有损和串扰严重的高速串行链路中的数据传输问题提供了有效的解决方案。今天，我就来和大家详细探讨一下这款芯片。

文件下载：ds125rt410.pdf

芯片概述及特性亮点

基础信息与设计目标

DS125RT410是一款集成了信号调理功能的四通道重定时器，旨在实现高速串行链路中数据的可靠传输，达到 $BER <1 ×10^{-15}$ 的低误码率。它能够适应从 9.8 到 12.5 Gbps 及相关子速率（2、4 和 8 分频）的数据速率，支持多种通信协议。

特性一览

1. 高速数据处理能力：每个通道可独立锁定特定数据速率范围，满足多样化的通信需求。
2. 快速锁定与低延迟：基于协议选择模式实现快速锁定操作，具备约 300 ps 的低延迟特性，确保数据传输的实时性。
3. 自适应均衡与可调参数：自适应均衡功能在 5 GHz 时可提供高达 34 dB 的增益，同时支持可调的发射 $V_{OD}$（600 至 1300 mVp-p）和发射去加重（-15 dB），增加了设计的灵活性。
4. 低功耗设计：典型的功耗（EQ + CDR + DE）为 150 mW/通道，有助于降低系统能耗。
5. 可编程配置：通过 SMBus（I2C）接口或外部 EEPROM 实现可编程设置，方便用户根据实际需求进行定制。
6. 实时监测功能：片上眼图监测器（EOM）和 PRBS 发生器可对高速串行数据进行实时测量，便于系统调试和现场优化。

引脚功能解析

芯片的引脚功能设计合理，涵盖了高速差分输入输出、环路滤波器连接、参考时钟输入输出、锁定指示、SMBus 接口等多个方面，具体信息如下表所示：	PIN		V/O, TYPE(1)	DESCRIPTION
NAME	NO.
HIGH - SPEED DIFFERENTIAL I/O
RXPO RXNO	1 2	1,CML	Inverting and non - inverting CML - compatible differential inputs to the equalizer. Nominal differential input impedance = 100 Q.
RXP1 RXN1	4 5	1,CML	Inverting and non - inverting CML - compatible diferentia inputs to the equalizer. Nominal differential input impedance = 100 .
RXP2 RXN2	8 9	1,CML	Inverting and non - invering CML - compatible differential inputs to the equalizer. Nominal differential input impedance = 100 Q.
RXP3 RXN3	11 12	1,CML	Inverting and non - inverting CML - compatible differential inputs to the equalizer. Nominal differential input impedance = 100 Q.
TXPO TXNO	36 35	O.CML	Inverting and non - inverting CML - compaible diferential outputs from the driver.Nominal differential output impedance =100Q.
TXP1 TXN1	33 32	O.CML	Inverting and non - inverting CML - compatible diferential outputs from the driver.Nominal differential output impedance = 100 Q2.
TXP2 TXN2	29 28	O,CML	Inverting and non - inverting CML - compatible differential outputs from the driver. Nominal differential output impedance=100Q.
TXP3 TXN3	26 25	O.CML	Inverting and non - inverting CML - compatible differential outputs from the driver. Nominal differential output impedance =100 Q.
LOOP FILTER CONNECTION PINS
LPF_CP_0 LPFREF_0	47 48	VO,analog	Loop fiter connection Place a 22 nF +10% capacitor between LPF_CP_O and LPF_REF_0
LPF CP1 LPF REF1	38 37	VO,analog	Loop fiter connection Place a 22 nF ±10% capacitor between LPF_CP_1 and LPF_REF_1
LPF_CP_2 LPF_REF2	23 24	VO,analog	Loop filter connection Place a 22 nF +10% capacitor between LPF_CP_2 and LPF_REF_2
LPFCP3 LPF_REF_3	14 13	VO,analog	Loop fiter connection Place a 22 nF+10% capacitor between LPF_CP_3 and LPF_REF_3
REFERENCE CLOCK I/O
REFCLK_IN	19	1,2.5 - V analog	Input is 2.5 V,25 MHz +100 - ppm reference clock from external oscillator
			No stringent phase noise requirement
REFCLK_OUT	42	0,2.5 - V analog	Output is 2.5 V,buffered replica of reference clock input for connecting multiple DS125RT410 devices on a board
LOCK INDICATOR PINS
LOCKO LOCK1 LOCK2	45 40 21	0.2.5 - V LVCMOS	Output is 2.5 V,the pin is high when CDR ock is attained on the corresponding channel. These pins are shared with SMBus address strap input functions read at start - up.
LOCK3	16
SMBus MASTER MODE PINS
ALL_DONE	41	0.2.5 - V LVCMOS	Output is 2.5 V, the pin goes low to indicate that the SMBus master EEPROM read has been completed.
READ_EN	44	L.2.5 - V LVCMOS	Input is 2.5 V, a transition from high to low starts the load from the external EEPROM. The READ_EN pin must be tied low when in SMBus slave mode.
INTERRUPT OUTPUT
INT	43	O,3.3 - V LVCMOS, Open Drain	Used to signal horizontal or vertical eye opening out of tolerance, loss of signal detect,or CDR unlock External 2 - KQ to 5 - kQ pullup resistor is required. Pin is 3.3 - V LVCMOS tolerant.
SERIAL MANAGEMENT BUS (SMBus) INTERFACE
EN_SMB	20	1,2.5 - V analog	Input is 2.5 V, selects SMBus master mode or SMBus slave mode. EN_SMB = High for slave mode EN SMB = Float for master mode Tie READ EN pin low for SMBus slave mode. See Table 4.
SDA	18	VO,3.3 - V LVCMOS. Open Drain	Data Input and Open Drain Output External 2 - kQ to 5 - kQpullup resistor is required Pin is 3.3 - V LVCMOS tolerant.
SDC	17	VO,3.3 - V LVCMOS, Open Drain	Clock Input and Open Drain Clock Output External 2 - k2 to 5 - k2 pullup resistor is required. Pin is 3.3 - V LVCMOS tolerant.
ADDR_0 ADDR_1 ADDR_2 ADDR_3	45 40 21	1,2.5 - V LVCMOS	Input is 2.5 V, the ADDR [3:0] pins set the SMBus address for the retimer. These pins are strap inputs. Their state is read on power - up to set the SMBus address in SMBus control mode. High = 1kQ to VDD, Low =1kQ to GND These pins are shared with the lock indicator functions. See Table 1.
POWER
VoD	3,6,7, 10,15, 46	Power	VoD=2.5V+5%
GND	2	Power	Ground reference.
DAP	PAD	Power	Ground reference.The exposed pad at the center of the package must be connected to ground plane of the board with at least 4 vias to lower the ground impedance and improve the thermal performance of the package.

在实际设计中，需要特别注意各个引脚的电气特性和连接要求。例如，高速差分输入输出引脚需要确保良好的阻抗匹配，以减少信号反射和失真；参考时钟输入引脚 REFCLK_IN 要求输入 2.5 V、25 MHz ±100 ppm 的参考时钟，虽然对相位噪声要求不严格，但也需保证时钟的稳定性。

工作原理及功能模块

数据路径操作

DS125RT410 的数据路径主要包括信号检测、CTLE、CDR 和带去加重的差分驱动器等功能模块。信号检测电路负责监测接收器输入的能量水平，根据信号的有无自动开启或关闭高速数据路径的其余部分，也可通过 SMBus 通道寄存器进行手动控制。

CTLE 功能

CTLE 是一个全自适应均衡器，具有可选的限幅级。在锁相过程中，CTLE 根据品质因数（FOM）计算进行自适应调整。一旦 CDR 锁定且 CTLE 完成自适应，其增益水平将保持不变，直到收到手动重新自适应命令或 CDR 重新进入锁相状态。CTLE 由 4 级组成，每级具有 2 位增益控制，可提供 256 种不同的级增益组合，其中 32 种组合可用于自适应调整。

CDR 功能

CDR 通过检测输入数据流中的位转换，并将内部 VCO 锁定到这些位转换的平均到达时间所代表的时钟上，从而实现时钟和数据的恢复。该过程可显著降低数据流中的抖动，有效重置系统的抖动预算。DS125RT410 使用 25 MHz 参考时钟来确定内部 VCO 的粗调设置，在加电、CDR 复位以及多次尝试仍无法重新锁定时，会利用该参考时钟对 VCO 频率进行校准。

输出驱动器

输出驱动器能够提供可变的输出电压和模拟去加重。输出电压和去加重水平可通过 SMBus 寄存器进行配置，但芯片本身无法自动确定合适的参数，需要用户根据实际情况进行设置。

设备功能模式

SMBus 主模式和从模式

在 SMBus 主模式下，DS125RT410 上电时从外部 EEPROM 读取初始配置，完成后切换到从模式，可由外部控制器通过 SMBus 进一步配置。ALL_DONE 和 READ_EN 引脚在主模式下具有特殊功能，用于协调多个芯片在同一 SMBus 上的操作，避免总线冲突。在从模式下，READ_EN 引脚必须接地。

地址线设置

DS125RT410 在主模式和从模式下都需要分配唯一的 SMBus 地址，地址由 ADDR[3:0] 引脚在加电时的状态确定。如果 READ_EN 引脚未正确设置，可能会导致地址锁定异常，影响芯片的正常通信。

标准模式操作

DS125RT410 可自动适应多种多频段数据标准。通过设置特定的寄存器，可限制 VCO 的粗调范围和分频比，从而加快锁相速度。对于不同的标准，还需要设置预期的 PPM 计数和 PPM 计数容差，以确保准确检测有效频率锁定。

编程与寄存器配置

配置模式选择

DS125RT410 的配置模式由 SMBus 使能引脚（EN_SMB）在上电时的状态决定，可选择 SMBus 主模式或从模式。在主模式下，芯片从外部 EEPROM 读取配置；在从模式下，由外部控制器通过 SMBus 进行配置。

寄存器操作

芯片的寄存器分为控制/共享寄存器和通道寄存器两类。控制/共享寄存器用于控制或观察影响所有通道的设置，同时也可选择目标通道进行通道寄存器的读写操作；通道寄存器则用于设置每个通道的具体配置参数。在进行寄存器配置时，需要注意部分寄存器的位字段操作，避免误操作影响芯片的正常工作。

应用与设计要点

应用场景

DS125RT410 适用于多种高速通信应用，如以太网（10 GbE、1 GbE）、CPRI、Interlaken、InfiniBand 等，可用于前端口 SFF 8431（SFP +）光模块和直连铜缆、背板延伸和数据重定时等场景。

设计要求

在进行高速印刷电路板设计时，需要考虑以下关键因素：

1. 使用 100 Ω 差分阻抗走线，确保信号传输的稳定性。
2. 对连接器过孔和信号过孔进行背钻处理，以减小过孔残桩长度，降低信号损耗。
3. 使用参考平面过孔，为回流电流提供低电感路径，减少电磁干扰。
4. 将发射链路的交流耦合电容放置在靠近接收端的位置，且电容最大尺寸为 0402。
5. 为每个 VDD 引脚连接 0.1 μF 的旁路电容，并在电源旁路设计中加入 1 μF 至 10 μF 的电容，以提高电源的稳定性。

典型应用曲线

文档中给出了不同数据速率下的典型输出眼图和 TX 去加重示例，这些曲线有助于工程师在设计过程中评估芯片的性能，并根据实际需求进行参数调整。例如，在 12.5 Gbps 和 10.3125 Gbps 数据速率下，分别展示了默认 $V_{OD}$ 为 600 mVp-p 和不同去加重设置时的输出眼图和去加重波形，为设计提供了直观的参考。

总之，DS125RT410 是一款功能强大、性能优越的四通道重定时器，在高速通信领域具有广泛的应用前景。但在实际设计中，工程师需要深入理解其特性、功能和设计要点，合理进行引脚连接、寄存器配置和电路板设计，才能充分发挥其性能优势，实现高质量、可靠的高速数据传输。大家在使用过程中有什么问题或者新的发现，欢迎随时交流。