DS92LV241x：5 - 50 MHz 24 位通道链路 II 串行器和解串器的深度解析

在电子设计领域，数据的高效、稳定传输至关重要。DS92LV2411（串行器）和 DS92LV2412（解串器）芯片组作为数据传输的关键组件，为我们解决了诸多数据传输难题。今天，就让我们深入探究这一芯片组的特性、应用及设计要点。

文件下载：ds92lv2412.pdf

芯片特性概述

数据传输与接口特性

• 数据与时钟规格：该芯片组支持 24 位数据、3 位控制信号，时钟频率范围为 5 至 50 MHz。它能将并行的 24 位 LVCMOS 数据接口转换为包含嵌入式时钟信息的单通道高速 CML 串行接口，有效消除了时钟和数据之间的偏斜问题。
• 传输能力与距离：应用负载最高可达 1.2 Gbps，采用交流耦合互连时，STP 电缆最长可达 10 米，同轴电缆可达 20 米以上。
• 接口兼容性：具备 1.8 V 或 3.3 V 兼容的 LVCMOS I/O 接口，且在串行器和解串器上都集成了终端电阻。

功能特性

• BIST 模式：支持全速内置自测试（BIST）模式及报告引脚，可用于验证链路完整性和系统诊断。
• 配置方式：可通过引脚或 I2C 兼容的串行控制总线进行配置。
• 电源管理：具有掉电模式，能有效降低功耗，ESD 额定值高达 8 kV HBM。
• EMI 降低：串行器支持展频时钟（SSC）输入，具备可编程的发射去加重、接收均衡、片上扰码和直流平衡功能，有助于减少 EMI。

详细功能描述

串行器功能

EMI 降低特性

• 数据随机化和加扰：采用三步编码过程，先对并行数据进行加扰，使其随机化，再进行直流平衡，最后经过位洗牌电路传输，有效防止了串行流上的静态数据模式，降低了 EMI。
• 展频兼容性：CLKIN 能够跟踪主机源的展频时钟，支持高达 35 kHz 的调制和 ±0.5%、±1% 或 ±2% 的偏差。

信号调节与电源管理

• VOD 选择：可通过 VODSEL 引脚选择差分输出电压，以适应不同的应用环境。
• 去加重控制：De - Emph 引脚可控制去加重的程度，用于抵消长电缆或有损电缆的负载效应。
• 电源节省：具有睡眠模式、停止时钟功能，并行总线和串行总线接口可支持 1.8 V 或 3.3 V 电压，降低了系统噪声和功耗。
• 像素时钟边缘选择：RFB 引脚可确定数据锁存的边缘，可通过外部引脚或寄存器控制。

解串器功能

信号调节与 EMI 降低

• 输入均衡：可通过 EQ 引脚或寄存器控制接收器输入均衡，增加输入信号的眼图开口。
• 输出摆率选择：通过 OS_CLKOUT 和 OS_DATA 引脚或寄存器选择输出摆率，以适应不同的负载需求。
• 共模滤波：CMF 引脚可连接电容进行额外的共模滤波，提高噪声抑制能力。
• SSCG 生成：可内部生成展频时钟（SSCG），降低系统 EMI。

电源管理与时钟恢复

• 电源节省：具有掉电模式和停止流睡眠功能，可有效降低功耗。
• 时钟数据恢复：通过 LOCK 引脚和 OSS_SEL 引脚或寄存器控制输出状态，确保数据和时钟的正确恢复。
• 振荡器输出：提供可选的时钟输出，可在输入时钟丢失时使用，频率可通过外部引脚或寄存器选择。

内置自测试（BIST）

BIST 功能可用于测试高速串行链路，在原型阶段、设备生产和系统诊断中非常有用。在 BIST 模式下，串行器输出测试模式（PRBS7），解串器检测并监控错误，通过 PASS 引脚输出测试结果。

应用与实现

应用信息

该芯片组适用于主机（图形处理器）和显示器之间的接口，支持 24 位色深（RGB888），也可用于 18 位色应用。解串器应靠近目标设备，需注意 CLK 输出走线的设计。

典型应用设计

设计要求

在典型设计中，需考虑输入参数，如时钟频率、电源电压等，同时要注意 PCB 布局和布线，以确保信号质量。

连接方式

• 串行器：CML 输出需通过 0.1 µF 交流耦合电容连接到线路，电源引脚附近需放置旁路电容。可通过系统 GPO 信号控制 PDB 和 BISTEN 引脚，根据需要选择 VODSEL 和 De - Emphasis 值。
• 解串器：CML 输入采用 0.1 µF 耦合电容，电源引脚附近放置旁路电容。通过引脚或 strap 控制模式选择设备特性，如控制信号滤波器、接收器输入均衡等。

电源要求

VDD 电源斜坡应在 1.5 ms 内单调上升，若较慢则需在 PDB 引脚添加电容。当 PDB 引脚连接到 VDDIO 时，建议使用 10 kΩ 上拉电阻和 22 uF 电容到地。

传输介质

可采用 PCB 走线、双绞线电缆或 50Ω 同轴电缆，差分串行接口的差分阻抗应为 100Ω，以确保信号传输的稳定性。

热插拔特性

支持热插拔应用，解串器能在实时插入事件中自动锁定到活动数据流。

串行互连指南

遵循 100Ω 耦合差分对的设计原则，注意间距规则，尽量减少过孔数量，保持走线平衡，降低阻抗不连续性。

设计要点与注意事项

电源供应

• 芯片设计工作电压为 1.8 V，部分电路采用单独的电源和接地引脚，以减少开关噪声的影响。
• 可使用外部滤波器为敏感电路（如 PLL）提供干净的电源。

PCB 布局

• 电源布局：采用薄介电层（2 至 4 密耳）的电源/接地夹层，可提高电源系统性能。使用表面贴装电容，将小值电容靠近引脚放置，在电源入口处添加大电容。
• 信号布局：将 LVCMOS 信号与 CML 线路分开，采用紧密耦合的 100Ω 差分线路，减少噪声干扰。

ESD 防护

该设备的 ESD 保护有限，在存储或处理时，应将引脚短路或放置在导电泡沫中，防止静电损坏。

总结

DS92LV241x 芯片组凭借其出色的数据传输能力、丰富的功能特性和良好的兼容性，在显示接口等领域具有广泛的应用前景。在设计过程中，我们需要充分考虑其特性和要求，合理布局 PCB，做好电源管理和 ESD 防护，以确保系统的稳定性和可靠性。大家在实际应用中是否遇到过类似芯片的设计难题呢？欢迎在评论区分享你的经验和见解。