汽车级LVDS双差分线路接收器DS90LV028AQ-Q1的深度解析

在汽车电子和高速数据传输领域，低电压差分信号（LVDS）技术凭借其低功耗、低噪声和高数据速率的优势，得到了广泛应用。DS90LV028AQ-Q1作为一款专门为汽车应用设计的双CMOS差分线路接收器，在众多同类产品中脱颖而出。今天，我们就来深入了解一下这款产品。

文件下载：ds90lv028aq-q1.pdf

产品概述

DS90LV028AQ-Q1通过了AECQ - 100汽车应用认证，温度等级为1，工作温度范围在 - 40°C至 + 125°C之间，能够支持超过400 Mbps（200 MHz）的切换速率，典型差分偏斜仅为50 ps，通道间偏斜典型值为0.1 ns，最大传播延迟为2.5 ns。它采用LVDS技术，可接受低电压（典型值350 mV）差分输入信号，并将其转换为3 V CMOS输出电平。该产品采用直通式设计，便于PCB布局，电源设计为3.3V，具有低功耗（3.3V静态时为18 mW）、LVDS输入支持LVDS/CML/LVPECL信号等特点，且在掉电模式下LVDS输入呈高阻抗状态。

产品规格剖析

绝对最大额定值

在使用DS90LV028AQ-Q1时，必须严格遵守其绝对最大额定值，否则可能会对设备造成永久性损坏。例如，电源电压（Vcc）的范围是 - 0.3V至4V，输入电压（N +, RIN）为 - 0.3V至3.9V，输出电压（Rou）为 - 0.3V至Vcc + 0.3V等。这些参数是设备能够承受的极限应力，超过这些值可能会影响设备的可靠性。

ESD额定值

静电放电（ESD）是电子设备在制造和使用过程中需要重点关注的问题。DS90LV028AQ-Q1的人体模型（HBM）ESD额定值为 + 8000V，带电设备模型（CDM）为 + 1250V。这表明该设备在一定程度上能够抵抗静电放电的影响，但在实际操作中，仍需采取标准的ESD控制措施，以确保设备的安全制造。

推荐工作条件

为了保证设备的最佳性能，推荐的工作条件也非常重要。电源电压（Vcc）建议在3V至3.6V之间，典型值为3.3V；接收器输入电压范围是从地（GND）到3V；工作环境温度（TA）为 - 40°C至 + 125°C。在这些条件下使用设备，可以充分发挥其性能，并延长设备的使用寿命。

热信息

热性能对于电子设备的稳定性至关重要。DS90LV028AQ-Q1的结到环境热阻（RaJA）为103.0°C/W，结到外壳（底部）热阻（Rauc(bot)）为41.0°C/W。了解这些热信息，有助于我们在设计散热方案时做出合理的决策，确保设备在工作过程中不会因为过热而影响性能。

电气特性和开关特性

电气特性和开关特性是衡量设备性能的关键指标。例如，输出高电压（VoH）在特定条件下典型值为3.1V，输出低电压（VoL）典型值为0.5V；差分传播延迟高到低（tPHLD）典型值为1.6 ns，低到高（tPLHD）典型值为1.7 ns等。这些参数直接影响着设备在实际应用中的数据传输速度和准确性。

应用与实现

应用信息

LVDS驱动器和接收器主要用于简单的点对点配置，这种配置能为驱动器的快速边沿速率提供干净的信号环境。接收器通过平衡介质（如标准双绞线电缆、平行对电缆或PCB走线）与驱动器相连，介质的特性阻抗通常在100Ω左右，需要在接收器输入引脚附近使用100Ω的终端电阻，将驱动器的输出（电流模式）转换为接收器能够检测的电压。当然，也可以采用多接收器配置，但需要考虑中间连接器、电缆分支、阻抗不连续、接地偏移、噪声容限限制和总终端负载等因素。

典型应用设计要点

• 电源去耦：在电源引脚使用旁路电容是非常必要的。建议使用高频陶瓷电容（推荐表面贴装），将0.1 μF和0.01 μF的电容并联在电源引脚，且最小电容值的电容应尽量靠近设备电源引脚。此外，在印刷电路板上分散布置更多电容可以提高去耦效果，同时使用多个过孔将去耦电容连接到电源平面。在印刷电路板的电源入口点，应连接一个10 μF（35 V）或更大的固体钽电容。
• 终端匹配：选择与传输线差分阻抗最匹配的终端电阻，电阻值应在90Ω至130Ω之间。由于LVDS的电流模式输出需要终端电阻来产生差分电压，因此没有电阻终端，LVDS将无法正常工作。通常，在接收器端跨接一对电阻即可。
• 输入故障安全偏置：可以使用外部上拉和下拉电阻，为开路条件下的输入提供足够的偏移，以实现故障安全功能。将正LVDS输入引脚通过上拉电阻连接到VDD，负LVDS输入引脚通过下拉电阻连接到GND，上拉和下拉电阻的阻值应在5 kΩ至15 kΩ之间，以减少对驱动器的负载和波形失真。理想情况下，共模偏置点应设置为约1.2 V（小于1.75 V），以与内部电路兼容。
• 探测LVDS传输线：在探测LVDS传输线时，必须使用高阻抗（>100 kΩ）、低电容（<2 pF）的示波器探头和宽带宽（1 GHz）的示波器，否则可能会得到误导性的结果。
• 电缆和连接器选择：选择LVDS的电缆和连接器时，要使用受控阻抗介质，确保其匹配差分阻抗约为100Ω，且不会引入重大的阻抗不连续。平衡电缆（如双绞线）通常比非平衡电缆（如带状电缆、简单同轴电缆）更适合用于降噪和提高信号质量，因为平衡电缆由于场抵消效应产生的电磁干扰（EMI）较少，并且倾向于以共模（而非差分模式）拾取电磁辐射，这种共模噪声会被接收器抑制。

布局指南

差分走线设计

• 阻抗匹配：使用与传输介质（如电缆）和终端电阻匹配的受控阻抗走线。差分对走线应在离开IC后尽可能靠近，短线长度应小于10mm，这样可以减少反射，并确保噪声以共模形式耦合。例如，差分信号间距为1mm时的辐射噪声远小于间距为3mm时的情况。
• 长度匹配：匹配走线之间的电气长度，以减少偏斜。差分信号对之间的偏斜会破坏差分信号的磁场抵消优势，导致电磁干扰（EMI）。在设计时，不要仅仅依赖自动布线功能，要仔细检查尺寸，以匹配差分阻抗并为差分线提供隔离。同时，尽量减少线路上的过孔和其他不连续点。
• 避免直角转弯：应避免90°转弯，因为这会导致阻抗不连续，建议使用圆弧或45°斜面。
• 保持间距恒定：在一对走线中，两条走线之间的距离应尽量小，以保持接收器的共模抑制能力。在印刷电路板上，这个距离应保持恒定，以避免差分阻抗的不连续，但在连接点处的小偏差是允许的。

PCB板考虑因素

• 分层设计：至少使用4层PCB板，从顶层到底层依次为LVDS信号层、接地层、电源层和TTL信号层。
• 信号隔离：将TTL信号与LVDS信号隔离，防止TTL信号耦合到LVDS线上。最好将TTL和LVDS信号放在不同的层，并通过电源/接地平面进行隔离。
• 靠近连接器：将驱动器和接收器尽量靠近（LVDS端口侧）连接器，以减少信号传输的距离和干扰。

DS90LV028AQ-Q1在汽车电子和高速数据传输领域具有出色的性能和广泛的应用前景。通过深入了解其特性、规格、应用和布局要求，我们可以更好地利用这款产品进行设计，为我们的项目带来更可靠、高效的解决方案。在实际设计过程中，大家还需要根据具体的应用场景和要求，灵活运用这些知识，不断优化设计方案。如果你在使用过程中有任何问题或经验，欢迎在评论区分享交流。