高速通信的得力助手：DS32EL0124/DS32ELX0124解析

在高速通信领域，对于数据传输的效率、稳定性和抗干扰能力有着极高的要求。德州仪器（TI）的DS32EL0124和DS32ELX0124这两款芯片，就像是两位技艺精湛的“通信使者”，在高速串行通信中发挥着重要作用。今天，我们就来深入了解一下它们。

文件下载：ds32elx0124.pdf

芯片概述

DS32EL0124和DS32ELX0124是两款用于高速串行通信的解串器芯片，工作频率范围为125 MHz - 312.5 MHz，支持高达3.125 Gbps的串行数据速率。它们集成了时钟和数据恢复模块，能够在FR - 4印刷电路板背板、平衡电缆和光纤等介质上实现高速串行通信。而且，这两款芯片采用了48引脚的WQFN封装，散热性能良好，非常适合对空间和散热有要求的应用场景。

芯片特性大揭秘

接口与功能特性

1. DDR LVDS并行数据接口：采用5位DDR LVDS并行数据接口，可编程接收均衡功能可以根据实际需求调整信号接收状态。同时，还具备可选的DC - 平衡解码器和去扰器，能有效提高数据传输的稳定性和可靠性。
2. 远程感应功能：这个功能可以自动检测和协商链路状态，无需额外的反馈路径。当与DS32EL0421或DS32ELX0421串行器直接连接时，能快速建立稳定的通信链路。
3. 无需外部接收器参考时钟：这一特性大大简化了电路设计，降低了成本和复杂度。
4. 可编程LVDS输出时钟延迟：支持输出数据有效信号和保持活动时钟输出，方便系统进行数据同步和控制。
5. 片上LC VCOs：提供稳定的时钟信号，确保数据的准确传输。
6. 冗余串行输入和重定时串行输出（仅ELX设备）：增加了系统的可靠性和灵活性，在主输入出现问题时可以切换到备用输入。

电气与性能特性

1. 宽温度范围：工作温度范围为 - 40°C至 + 85°C，能适应各种恶劣的工作环境。
2. 高ESD保护：具备超过8 kV的ESD（HBM）保护，有效防止静电对芯片造成损坏。
3. 低输入抖动容限：在1.25 Gbps数据速率下，最小输入抖动容限为0.5 UI，保证了数据的稳定接收。

应用领域广泛

成像领域

在工业、医疗安全和打印机等成像设备中，需要高速、稳定的数据传输来保证图像的清晰和准确。DS32EL0124/DS32ELX0124能够满足这些设备对数据传输速率和可靠性的要求，确保图像数据的快速、准确传输。

显示领域

LED墙和商业显示屏等需要高分辨率、高刷新率的显示设备，对数据传输的带宽和稳定性有很高的要求。这两款芯片可以实现高速数据的解串和传输，为显示设备提供清晰、流畅的图像显示。

视频传输

在视频传输系统中，需要实时、高效地传输大量的视频数据。DS32EL0124/DS32ELX0124的高速串行数据处理能力和低抖动特性，能够保证视频数据的高质量传输，减少视频卡顿和失真。

通信系统

在通信系统中，如无线基站、数据中心等，需要高速、可靠的数据传输来保证通信的顺畅。这两款芯片可以用于高速数据的解串和处理，提高通信系统的性能和稳定性。

测试与测量

在测试和测量设备中，需要精确地采集和处理数据。DS32EL0124/DS32ELX0124的高精度数据处理能力和低抖动特性，能够满足测试和测量设备对数据准确性和稳定性的要求。

工业总线

在工业自动化领域，工业总线需要高速、可靠的数据传输来实现设备之间的通信和控制。这两款芯片可以用于工业总线的数据解串和处理，提高工业自动化系统的效率和可靠性。

关键规格参数

数据速率与时钟频率

串行数据速率范围为1.25 - 3.125 Gbps，DDR并行时钟频率为125 - 312.5 MHz，能够满足不同应用场景对数据传输速率的要求。

温度范围

工作温度范围为 - 40°C至 + 85°C，确保芯片在各种恶劣环境下都能正常工作。

ESD保护

具备超过8 kV的ESD（HBM）保护，有效防止静电对芯片造成损坏，提高了芯片的可靠性和稳定性。

输入抖动容限

在1.25 Gbps数据速率下，最小输入抖动容限为0.5 UI，保证了数据的稳定接收，减少了数据传输中的误码率。

芯片功能详细解析

电源管理

这两款芯片有2.5V和3.3V两种电源引脚，在电源设计时，需要确保这些引脚正确连接并进行适当的旁路处理。建议使用并联的4.7μF和0.1μF电容进行旁路，每个电源引脚都要连接一个0.1μF电容。同时，VDDPLL引脚需要连接一个22 μF电容到3.3V电源轨。在电源上电顺序方面，虽然先开启3.3V电源再开启2.5V电源不是必需的，但如果先开启2.5V电源，可能会出现约600mA的初始电流冲击，之后才会稳定到最终值。无论上电顺序如何，两个电源轨都应单调上升到最终值。此外，芯片还提供了两种降低功耗的方法：一是让板载主机FPGA或控制设备停止输出DDR传输时钟；二是写入掉电寄存器，使芯片进入最低功耗模式。

复位功能

芯片有三种复位方式。一是在电源上电时自动复位；二是将RESET引脚拉低，当引脚再次拉高时恢复正常工作；三是写入复位寄存器，将所有寄存器值恢复到默认值，但如果SMBus默认地址已更改，地址寄存器的值不受影响。

LVDS输出

芯片的LVDS输出符合ANSI/TIA/EIA - 644标准，为了保证信号质量，建议FPGA和解串器输出之间的PCB走线长度不超过40英寸。过长的走线可能会导致信号衰减和通道偏移，从而引发序列化错误。同时，主机与芯片之间的连接应采用阻抗匹配的受控阻抗传输线，通常阻抗为100Ω。此外，通过写入寄存器30’h可以调整时钟延迟。

环路滤波器

芯片内部的时钟数据恢复模块（CDR）用于恢复输入的串行数据，其环路滤波器是外部的。为了获得最佳效果，建议在引脚26和27之间连接一个30nF的电容。

环路通过驱动器发射幅度

对于DS32ELX0124芯片，其环路通过驱动器的发射幅度可以通过连接VODCTRL引脚到下拉电阻来控制。下拉电阻的值决定了输出幅度VLTOD，可以使用公式 $V{LTOD}=left(1400 mV / V_{LTOD}right) × 9.1 k Omega$ 来计算所需的电阻值。此外，也可以通过写入SMBus寄存器49’h的3:1位来调整输出幅度，但在最终生产中，建议选择合适的电阻值并将寄存器49’h保持默认值。

远程感应

当DS32EL0421或DS32ELX0421串行器直接连接到DS32EL0124或DS32ELX0124解串器时，可以使用远程感应功能。但信号路径中的有源组件可能会干扰设备的反向通道信号。当远程感应功能启用时，解串器会经历五个状态来建立链路并对齐数据。具体来说，解串器初始处于低功耗IDLE状态，等待输入信号。当CDR锁定输入时钟后，进入LINK DETECT状态，在此状态下会监测线路并向上游发送链路检测信号。当检测到串行线上有数据输入时，进入CLOCK ACQUISITION状态，尝试从数据中提取时钟。成功提取时钟后，进入LINK ACQUISITION STATE进行通道对齐，最后进入NORMAL状态。如果无法锁定或保持锁定，解串器会断开链路，使串行器回到IDLE或LINK DETECT状态。

DC - 平衡解码器

芯片内置的DC - 平衡解码器支持AC耦合应用。当该功能启用时，输出信号RxOUT4+/-被视为数据有效位。如果RxOUT4+/-为低，表示数据已使用8b/10b编码方案成功解码；如果RxOUT4+/-为高且RxOUT0 - RxOUT3输出为高，表示接收到无效的8b/10b代码，即出现位错误；如果RxOUT4+/-为高且RxOUT0 - RxOUT3输出为低，表示接收到空闲字符，默认空闲字符为K28.5代码。如果需要接收其他K代码，需要通过SMBus将其编程到解串器中，且SMBus寄存器仅允许编程一个字符。

解扰器和NRZI解码器

解串器的CDR期望数据在200 μs内的转换密度达到20%。为了提高数据的转换密度，可以启用DS32EL0421和DS32ELX0421串行器中的扰码器和NRZI编码器。如果解扰器启用，CDR恢复数据后会根据DS32EL0421数据手册中指定的多项式对序列化数据进行解扰。使用扰码器/解扰器可以通过扩展数据频谱来降低EMI辐射，同时为解串器的CDR提供足够的转换信号以实现正确锁定。扰码器的启用或禁用默认取决于DC_B和$overline{RS}$引脚的配置。如果需要覆盖默认设置，需要进行两次寄存器写入操作：首先写入寄存器22’h并将位5设置为解锁解扰器寄存器；然后写入寄存器21’h并将位5设置为所需的值。需要注意的是，NRZI解码器在寄存器22'h和21'h中有自己的控制位。

CML输入和输出接口

CML输入接口

DS32ELX0124有两个输入接口，可通过RX_MUX_SEL引脚或内部控制寄存器选择输入。输入级是自偏置的，无需外部偏置电路，且芯片内部集成了输入终端电阻。该接口支持50mV至Vcc - 50mV的宽共模输入范围，适用于接口系统之间没有显著接地电位差的DC耦合应用。串行输入还提供输入均衡控制，可通过SMBus接口调整均衡级别，以补偿介质传输中的损耗。建议将RxIN0+/-作为主输入，因为RxIN1由于靠近环路通过驱动器，在电缆长度性能方面通常不如RxIN0。在连接RxIN1+/-并使用TxOUT+/-上的环路通过驱动器进行传输时，需要遵循良好的布局规范，以避免过多的串扰耦合到RxIN1。

CML输出接口（仅DS32ELX0124）

DS32ELX0124的重定时环路通过串行输出提供低偏斜的差分信号。内部电阻连接TxOUT+和TxOUT - 到VDD25以终止输出，输出电平可以通过调整VOD_CTRL引脚的下拉电阻来设置，输出终端电阻也可以编程为50或75欧姆。输出缓冲器采用电流模式逻辑（CML）驱动器，具有用户可配置的去加重控制功能，可通过SMBus接口进行编程。用户可以根据具体的系统环境调整去加重的强度，以优化在不同传输线长度和衰减失真情况下的性能，例如在低成本CAT(-5, -6, -7)电缆或FR4背板上的传输性能。具体可参考寄存器映射中67'h寄存器的6:5位。

设备配置

芯片有四种配置方式，具体取决于RS和DC_B引脚的组合。不同的配置会影响芯片的功能和链路启动行为。当连接到非DS32EL0421或DS32ELX0421的串行器时，建议禁用远程感应功能。解扰器和NRZI解码器可以通过寄存器编程启用或禁用。	Remote Sense Pin (RS)	DC - Balance Pin (DC_B)	Configuration
0	0	远程感应启用，DC - 平衡启用，数据对齐，解扰器和NRZI解码器默认禁用
0	1	远程感应启用，DC - 平衡禁用，数据对齐，解扰器和NRZI解码器默认启用
1	0	远程感应禁用，DC - 平衡启用，数据对齐，解扰器和NRZI解码器默认启用
1	1	远程感应禁用，DC - 平衡禁用，无数据对齐，解扰器和NRZI解码器默认禁用

SMBus接口

芯片的系统管理总线（SMBus）接口兼容SMBus 2.0物理层规范，需要使用芯片选择信号。将SMB_CS引脚拉高可启用SMBus端口，访问配置寄存器；将其拉低则禁用芯片的SMBus，允许主机与总线上的其他从设备通信。在STANDBY状态下，SMBus仍保持活动状态。当与SMBus上的其他设备通信时，解串器的SMB_CS信号必须拉低。所有DS32EL0124和DS32ELX0124设备的地址字节为B0'h，基于SMBus 2.0规范，其7位从地址为1011000'b，LSB设置为0'b（用于写入），因此8位值为1011 0000'b或B0'h。SCK和SDA引脚采用3.3V LVCMOS信号，内部包含高阻上拉电阻，根据SMBus负载和速度可能需要外部低阻抗上拉电阻。需要注意的是，这些引脚不支持5V信号。在数据传输方面，正常操作时，SCK为高电平时SDA上的数据必须稳定。SMBus有START、STOP和IDLE三种状态，芯片支持WRITE和READ两种事务，具体的读写协议如下：

写寄存器

1. 主机（Master）将SMBus芯片选择（SMB_CS）信号拉高，选择设备。
2. 主机驱动START条件，发送7位SMBus地址和“0”表示写入。
3. 设备（Slave）驱动ACK位（“0”）。
4. 主机驱动8位寄存器地址。
5. 设备驱动ACK位（“0”）。
6. 主机驱动8位数据字节。
7. 设备驱动ACK位（“0”）。
8. 主机驱动STOP条件。
9. 主机将SMBus CS信号拉低，取消选择设备。

读寄存器

1. 主机（Master）将SMBus芯片选择（SMB_CS）信号拉高，选择设备。
2. 主机驱动START条件，发送7位SMBus地址和“0”表示写入。
3. 设备（Slave）驱动ACK位（“0”）。
4. 主机驱动8位寄存器地址。
5. 设备驱动ACK位（“0”）。
6. 主机驱动START条件。
7. 主机驱动7位SMBus地址和“1”表示读取。
8. 设备驱动ACK位“0”。
9. 设备驱动8位数据值（寄存器内容）。
10. 主机驱动NACK位“1”表示读取传输结束。
11. 主机驱动STOP条件。
12. 主机将SMBus CS信号拉低，取消选择设备。

SMBus有多种配置方式，例如当解串器是SMBus上唯一的设备时，可将SMB_CS引脚拉高；当多个设备具有相同地址时，需要使用各自的SMB_CS信号进行选择；对于SMBus协议中地址字段限制为7位可能导致多个设备地址相同的情况，芯片不支持地址解析协议（ARP），可以采用独立的SMB_CS信号、独立的SMBus段或其他方法来解决。

传播延迟

解串器锁定后，信号从高速CML串行输入通过芯片并从DDR LVDS接口输出所需的时间定义为传播延迟。由于模拟电路引起的传播延迟与数字组件引起的时间延迟相比可以忽略不计。传播延迟可以用时钟周期来表示，每个时钟周期定义为高速串行比特率的1/20。例如，在3.125 Gbps的串行线速率下，每个延迟周期的时钟频率为156.25 MHz，而LVDS输出的频率为312.5 MHz。不同配置引脚（RS，DC_B）组合下的传播延迟如下表所示：	Config Pins (RS,DC_B)	CML Interface	NRZ Decoder	Descrambler	Lane Alignment Logic	DC Balance Decoder	LVDS Interface	Total Propagation Delay
0,0	2 clocks			3 clocks	1 clock	3 - 4 clocks	9 - 10 clocks
0,1	2 clocks	1 clock	1 clock	3 clocks	1 clock	3 - 4 clocks	11 - 12 clocks
1,0	2 clocks	1 clock	1 clock	3 clocks		3 - 4 clocks	10 - 11 clocks
1,1	2 clocks	1 clock (bypassed)	1 clock (bypassed)	3 clocks		3 - 4 clocks	10 - 11 clocks

对于DS32ELX0124，如果启用了环路通过驱动器，从高速C