电子说
在数字视频信号处理领域,串行器和电缆驱动器扮演着至关重要的角色。德州仪器(TI)的LMH0040、LMH0050、LMH0070和LMH0340系列SDI串行器,凭借其出色的性能和丰富的特性,成为了众多视频应用的理想选择。今天,我们就来深入探讨这些器件的特点、应用场景以及设计过程中的关键要点。
文件下载:lmh0070.pdf
该系列器件采用LVDS接口与主机FPGA相连,无需外部VCO或时钟参考,大大简化了设计。同时,集成的可变输出电缆驱动器能够提供稳定的信号传输,满足不同应用的需求。而且,集成的TXCLK PLL可以有效清理时钟噪声,确保输出信号的稳定性。
具备3.3V SMBus配置接口,方便用户进行灵活的配置。采用小型48引脚WQFN封装,节省了电路板空间,并且支持工业温度范围(-40°C至85°C),适用于各种恶劣环境。
这些器件可广泛应用于视频摄像机、DVR、视频切换器和视频编辑系统等SDI接口设备中,为数字视频信号的处理和传输提供了可靠的解决方案。
输出符合SMPTE 424M、SMPTE 292M、SMPTE 259M - C和DVB - ASI标准,不同型号在标准支持上略有差异,具体可参考特性表。
典型功耗为440mW,在HD和3G模式下,典型输出抖动仅为30ps,保证了高质量的视频信号传输。
SER(串行器)用于数字视频信号源设备,需与FPGA主机配合使用。FPGA主机对数据进行预处理后,通过5位宽的数据路径将数据提供给SER。只要数据格式正确,设备输出将符合相应标准。TI提供源代码格式的IP和评估平台,助力开发者进行目标应用的开发。
SER有2.5V和3.3V多个电源引脚,所有引脚都必须正确连接并进行旁路处理。建议使用线性稳压器供电,以获得更干净、低噪声的输出。同时,要注意电源平面和接地层的设计,以提供有效的RF旁路。
上电时,应先开启3.3V电源,再开启2.5V电源。设备具有上电复位序列,可将寄存器内容重置为默认值,并使PLL进入链路获取模式。复位方式有三种:上电自动复位、复位引脚复位和软件复位。
LVDS输入符合ANSI/TIA/EIA - 644 - A标准,内部有100Ω电阻,可形成电流回路接口。建议FPGA与发射器之间的PCB走线长度不超过25cm,并采用差分对布线,以减少信号衰减和通道偏移。
数据序列化时,TX0的数据先输出,TX4的数据最后输出。若要反转序列化顺序,可通过寄存器0x2E'h进行选择。此外,SER还有DVB - ASI特殊模式,可对输入信号进行特殊处理。
SER内部PLL用于从并行时钟输入生成序列化时钟,其环路滤波器为外部元件,推荐电容值为0.1μF,电阻值为500Ω。PLL的外部滤波电容推荐值为22μF,连接到3.3V电源轨。
SDI输出提供低偏移的互补或差分信号,输出缓冲器为电流模式设计。为驱动75Ω传输线,需在输出引脚与2.5V之间连接75Ω电阻。而LMH0050的CML输出则适用于100Ω传输线,内部有50Ω上拉电阻。
SMPTE串行规范对驱动器的输出回波损耗有严格要求,因此要尽量减少SER与输出连接器之间的走线长度,并确保走线特性阻抗为75Ω。同时,FPGA与SER之间的PCB走线应不超过25cm,且采用差分对布线。
电源引脚的连接和旁路处理至关重要,要保证电源的稳定性和低噪声。避免创建接地环路,确保接地平面的连续性。
SER的输出抖动依赖于主机提供的TXCLK质量。为获得更低的抖动,应尽量减少TXCLK上的噪声,可通过精心布线和使用TI的时钟生成产品来实现。
以LMH0340为例,其与主机FPGA的TX接口由5位LVDS数据总线和LVDS时钟组成,SMBus用于配置,还可使用多个GPIO信号。同时,要注意电源连接、配置引脚设置和环路滤波器的选择。
LMH0050的应用电路与上述类似,但输出为CML接口,适用于驱动100Ω差分对或双绞线电缆。
TI的LMH0040、LMH0050、LMH0070和LMH0340系列SDI串行器为数字视频信号处理提供了高性能、高可靠性的解决方案。在设计过程中,我们要充分了解器件的特性和功能,注意PCB设计、电源管理和时钟优化等关键要点,以确保系统的稳定运行。希望本文能为电子工程师们在相关设计中提供有益的参考。
大家在使用这些器件的过程中,有没有遇到过什么特别的问题或者有独特的设计经验呢?欢迎在评论区分享交流!
全部0条评论
快来发表一下你的评论吧 !