SN65LVDS315：相机并行RGB到MIPI CSI - 1串行转换器的深度解析

在当今的电子设计领域，图像数据的高效传输和处理至关重要。SN65LVDS315作为一款相机串行器，能够将8位并行相机数据转换为MIPI - CSI1或SMIA CCP兼容的串行信号，在相机与主机控制器之间的数据传输中发挥着重要作用。本文将对SN65LVDS315进行详细的技术剖析，为电子工程师们在实际设计中提供参考。

文件下载：sn65lvds315.pdf

一、产品概述

1.1 产品特性

• 接口支持：支持MIPI CSI - 1和SMIA CCP，可直接连接到OMAP CSI接口，为不同系统的集成提供了便利。
• 封装与ESD保护：采用4×4 mm QFN封装，体积小巧。相机输入端口的ESD额定值 >3 kV (HBM)，其他端口 >2 kV (HBM)，有效保护芯片免受静电损害。
• 时钟与功耗：像素时钟范围为3.5 - 27 MHz，支持三种工作模式以节省功耗。在VGA相机30 fps的主动模式下，电流仅为7 mA；典型关机和待机模式下，电流低至0.5 μA。
• 工作温度与电压范围：工作温度范围为 - 40°C至85°C，输入数据电压范围为1.8 V至3.3 V，具有较强的环境适应性。

1.2 应用领域

主要应用于相机到主机控制器（如OMAP2420、OMAP2430、OMAP3430）的连接，在手机和智能手机等移动设备中有着广泛的应用。

二、详细技术分析

2.1 功能原理

SN65LVDS315将并行的8位数据转换为两个子低压差分信号（SubLVDS）串行数据和时钟输出。串行化的数据通过差分串行数据输出DOUT呈现，同时输出CLK上提供差分时钟信号，CLK的频率是DCLK输入像素时钟速率的8倍。

2.2 引脚配置与功能

引脚编号	引脚名称	类型	描述
2,3	DOUT +, DOUT -	SubLVDS out	SubLVDS数据链路CSI - 1兼容，在正常操作期间有效，掉电或待机时为高阻抗
4,5	CLK +, CLK -		SubLVDS时钟输出（CSI - 1模式0兼容）
10 - 15,18,19	DO - D7	CMOS in(1)	像素数据的数据输入（8个），输入包含总线保持功能
20	VS	输入包含总线保持	垂直同步（也称为帧同步），高电平有效
21	HS	输入包含总线保持	水平同步（也称为行同步），高电平有效
16	DCLK	数据输入时钟；输入包含总线保持	代表相机像素时钟
7	TXEN	CMOS in(2)	用于控制设备进入关机模式，高电平使能，低电平禁用
24	FSEL		频率选择，FSEL = 0支持3.5 - 13 MHz的DCLK输入频率，FSEL = 1支持7.0 - 27 MHz的DCLK输入频率
8	MODE		模式引脚，用于在VS和HS不同步时生成正确的EOF信号
22	VDDIO	Power Supply/(3)	输入D[0:7]、HS、VS和DCLK的IO电源电压（1.8 V至3.3 V）
23	VDDD		数字电源电压（仅1.8 V）
17	GNDD		VDDIO和VDDD的电源地
9	VDDA		PLL和SubLVDS I/O电源电压（仅1.8 V）
6	GNDA		PLL和SubLVDS地

2.3 电源模式

• 关机模式：当TXEN端子置低时，设备进入关机模式，所有发射电路关闭，输出为高阻抗，电流消耗几乎为零。
• 待机模式：当TXEN为高且DCLK输入信号频率小于500 kHz时，设备进入待机模式，除DCLK输入监视器外的所有电路关闭，输出进入高阻抗状态，电流消耗低。
• 主动模式：当TXEN为高且DCLK输入时钟频率高于3 MHz时，设备进入主动模式，电流消耗取决于工作频率和数据有效负载中的数据转换次数。

2.4 数据格式支持

支持YUV 422、YUV 420、RGB 888、RGB 565和RAW 8等多种数据格式，但不支持RGB 444、Raw Bayer 10 - bit、Raw Bayer 12 - bit、JPEG 8 - bit、Raw Bayer 6 - bit和Raw Bayer 7 - bit等数据格式。

2.5 同步代码生成

根据HS和VS的状态，SN65LVDS315会生成同步代码（SOF、EOF、SOL和EOL）并包含在流数据中，以确保数据的正确传输和帧同步。

三、设计注意事项

3.1 电源供应

为了确保SN65LVDS315的稳定运行，应提供良好的去耦电容。建议在芯片附近安装一个0.1 μF和一个0.01 μF的电容，并尽量减小去耦电容与IC电源输入引脚之间的走线长度，以降低电源噪声。

3.2 布局设计

• 走线弯曲：使用45度弯曲代替直角弯曲，以减少差分走线阻抗的不连续性。
• 元件放置：将信号路径中的无源元件（如源匹配电阻或交流耦合电容）相邻放置，以减少走线间距的变化。
• 过孔处理：在布线时，确保过孔间隙部分不会中断地平面上的回流电流路径。
• 阻抗控制：使用实心电源和接地平面，以实现100 Ω的阻抗控制和最小的电源噪声。

3.3 输入信号处理

为了防止控制输入产生额外的泄漏电流，所有输入应保持静态。TXEN和MODE输入应保持在VIH或VIL电平，D[0:7]、DCLK、VS和HS输入包含总线保持功能，可以浮空或拉高/拉低。

四、应用案例分析

4.1 VGA相机应用

在一个VGA相机应用中，假设显示分辨率为640x480，帧刷新率为30 fps，垂直可见像素为480行，垂直消隐为10行，水平可见像素为640列，水平消隐为5列。通过计算可得：

• 可见区域像素数：640 × 480 = 307,200像素
• 总帧像素数：(640 + 5) × (480 + 10) = 316,050像素
• 消隐开销：(316,050 - 307,200) ÷ 307,200 = 2.8%
• 像素时钟频率：fDCLK = 316.050 × 30 Hz = 9.5 MHz
• DOUT串行数据速率：dR = fDCLK × 8 = 76 Mbps
• CLK输出时钟速率：fCLK = f(dR) = 76 MHz

4.2 不同分辨率下的典型应用频率

显示屏幕分辨率	像素数	可见开销	帧刷新率	DCLK像素时钟频率 [MHz]	D0上的数据速率	CLK输出时钟速率
640x480 (VGA)	307,200	14%	10 Hz	3.5	28 Mbps	28 MHz
640x480 (VGA)	307,200	2%	15 Hz	4.7	38 Mbps	38 MHz
640x480 (VGA)	307,200	10%	30 Hz	10.1	81 Mbps	81 MHz
3 Mpixel	3,000,000	10%	7 Hz	23.1	185 Mbps	185 MHz
4 Mpixel	4,000,000	10%	5 Hz	22.0	176 Mbps	176 MHz
5 Mpixel	5,000,000	10%	4 Hz	22.0	176 Mbps	176 MHz
6 Mpixel	6,000,000	10%	3 Hz	19.8	158 Mbps	158 MHz
8 Mpixel	8,000,000	10%	2 Hz	17.6	141 Mbps	141 MHz
10 Mpixel	10,000,000	10%	2 Hz	22.0	176 Mbps	176 MHz
12 Mpixel	12,000,000	10%	2 Hz	25.1	201 Mbps	201 MHz

五、总结

SN65LVDS315凭借其丰富的功能特性和良好的性能表现，在相机数据传输领域具有广阔的应用前景。电子工程师们在设计过程中，需要充分考虑其引脚功能、电源模式、数据格式支持等方面的特点，并遵循相应的设计注意事项，以确保系统的稳定性和可靠性。希望本文的分析能够对大家在实际设计中有所帮助，让我们在电子设计的道路上不断探索和创新。

各位工程师朋友们，在使用SN65LVDS315的过程中，你们遇到过哪些有趣的问题或者有什么独特的设计经验呢？欢迎在评论区分享交流！