DP83848C/I/VYB/YB：高性能10/100 Mb/s以太网物理层收发器的深度解析

在当今数字化时代，以太网连接的需求呈爆炸式增长，各种设备对以太网连接的稳定性、性能和适应性提出了更高要求。德州仪器（TI）的DP83848C/I/VYB/YB系列PHYTER™单端口10/100 Mb/s以太网物理层收发器，正是为应对这些挑战而精心设计的。今天，我们就来深入探讨这款产品的特性、应用及设计要点。

文件下载：dp83848vyb.pdf

产品概述

DP83848C/I/VYB/YB系列产品具备多个突出特性，使其在恶劣环境和多样化应用场景中脱颖而出。它采用低功耗3.3 - V、0.18 - µm CMOS技术，典型功耗低于270 mW，能有效降低能源消耗。支持3.3 - V MAC接口和Auto - MDIX功能，可自动适应不同的网线连接方式，无需手动干预。此外，它还具备能量检测模式，能在无数据传输时进入低功耗状态，进一步节省能源。

该系列产品的温度适应范围广泛，从商业级的0°C - 70°C，到工业级的 - 40°C - 85°C，再到扩展级的 - 40°C - 105°C，甚至极端级的 - 40°C - 125°C，都能稳定工作，这使得它非常适合汽车、工业控制和一般嵌入式应用等对温度要求苛刻的场景。

关键特性剖析

自动协商功能

自动协商功能是DP83848VYB的一大亮点。它通过快速链路脉冲（FLP）突发信号，在链路两端设备之间交换配置信息，自动选择双方都支持的最高性能操作模式。这一功能可通过内部寄存器访问或AN_EN、AN1和AN0引脚进行控制。

在引脚控制方面，AN_EN、AN0和AN1引脚的状态决定了设备是强制进入特定模式，还是通过自动协商来通告特定的能力。例如，当AN_EN为高电平时，启用自动协商；为低电平时，则进入强制模式。而AN0和AN1引脚则根据不同的电平组合，控制设备的强制或通告操作模式。

在寄存器控制方面，基本模式控制寄存器（BMCR）可用于启用、禁用和重启自动协商过程。自动协商广告寄存器（ANAR）则用于设置设备要通告的能力。通过这些寄存器的配合，设备能灵活地适应不同的网络环境。

Auto - MDIX功能

Auto - MDIX功能默认启用，它利用自动协商来确定数据传输和接收的正确配置，并自动选择合适的MDI对进行MDI/MDIX操作。该功能使用随机种子来控制交叉电路的切换，符合IEEE 802.3自动协商和交叉规范。通过PHYCR（19h）寄存器的位[15:14]，可以对其进行配置。需要注意的是，在强制模式下，Auto - MDIX功能将无法正常工作。

LED接口

DP83848VYB支持三个可配置的发光二极管（LED）引脚，分别为LED_LINK、LED_SPEED和LED_ACT/COL。这些LED可用于指示链路状态、数据速率、活动状态和碰撞状态等信息。通过PHY控制寄存器（PHYCR）的位[6:5]，可以选择不同的LED配置模式。

在不同模式下，LED的功能有所不同。例如，在模式1中，LED_LINK指示链路状态，链路正常时亮起；LED_SPEED指示数据速率，100 Mb/s时亮起，10 Mb/s时熄灭；LED_ACT/COL指示活动状态，有活动时亮起。而在模式2和模式3中，LED_LINK除了指示链路状态外，还会在有活动时闪烁。

内部回环和BIST功能

内部回环模式可通过设置基本模式控制寄存器（BMCR）的位14来启用。在该模式下，MII发送数据将被路由到MII接收输出，方便进行系统诊断。需要注意的是，设置该位可能会导致解扰器失去同步，产生500 µs的“死区时间”。

内置自测试（BIST）电路可用于测试发送和接收数据路径的完整性。它通过独立的发送和接收路径，生成伪随机序列并进行比较，以确定测试结果。用户可以通过PHY控制寄存器（PHYCR）的PSR_15位选择9位或15位的伪随机序列。

设备功能模式

MII接口

MII接口是DP83848VYB连接PHY设备和MAC的重要接口。它包括接收总线和发送总线，以及各种控制和状态信号，可实现数据的同步传输。在10 Mb/s和100 Mb/s操作模式下，接收时钟分别为2.5 MHz和25 MHz。

RMII接口

RMII接口是一种简化的媒体独立接口，使用较少的引脚连接PHY设备和MAC。它以50 - MHz的RMII_REF时钟进行数据传输，每次传输2位数据。该接口还提供了RX_DV信号，方便恢复接收数据。为了容忍参考时钟和恢复时钟之间的频率差异，接收RMII功能包括一个可编程弹性缓冲区，可根据预期的数据包大小和时钟精度进行编程，以支持不同大小的数据包。

10 Mb串行网络接口（SNI）

SNI接口为仅支持10 - Mb的设备提供了简单的串行数据接口。它使用单独的发送和接收路径，以10 MHz的时钟速率进行串行数据传输。该接口使用TX_CLK、TX_EN、TXD[0]、RX_CLK、RXD[0]、CRS和COL等引脚。

PHY地址和MII隔离模式

DP83848VYB可通过5个PHY地址输入引脚设置32种可能的PHY地址。这些地址信息在设备上电和硬件复位时被锁存到PHYCR寄存器中。将物理地址设置为0可使设备进入MII隔离模式，在该模式下，设备不响应TXD[3:0]和TX_EN引脚的数据包数据，但仍会响应所有管理事务。

编程与内存管理

编程实现

在编程方面，DP83848VYB的100BASE - TX发送器和接收器都包含多个功能模块。发送器包括代码组编码器、加扰器、NRZ到NRZI编码器和二进制到MLT - 3转换器等模块，将同步4位半字节数据转换为加扰的MLT - 3 125 Mb/s串行数据流。接收器则将串行数据流转换回同步4位半字节数据。

内存管理

DP83848VYB的寄存器分为基本寄存器和扩展寄存器。基本寄存器包括基本模式控制寄存器（BMCR）、基本模式状态寄存器（BMSR）等，用于控制设备的基本操作和状态。扩展寄存器则提供了更多的功能控制和状态信息，如PHY状态寄存器（PHYSTS）、MII中断控制寄存器（MICR）等。

应用设计要点

典型应用电路

在典型应用中，DP83848的输入电压Vin为3.3 V，输出电压Vout为Vcc - 0.5 V。时钟输入方面，MII模式需要25 MHz时钟，RMII模式需要50 MHz时钟。

对于10/100 Mb/s双绞线接口，推荐使用特定的变压器，如Pulse H1102、Pulse H2019等。同时，要注意PCB和组件特性的变化可能会影响电路性能，因此需要进行实际测试。

时钟输入要求

时钟输入对设备的性能至关重要。DP83848VYB支持外部CMOS电平振荡器源或晶体谐振器设备。在使用振荡器时，X1引脚应连接到时钟源，X2引脚浮空。对于25 MHz和50 MHz的振荡器，有相应的频率公差、稳定性、上升/下降时间、抖动和对称性等要求。在使用晶体时，推荐使用25 - MHz、并联、20 - pF负载的晶体谐振器，并根据晶体供应商的建议设置负载电容。

电源反馈电路

为确保设备正常工作，需要在PFBOUT引脚附近放置10 µF和0.1 µF的并联电容，并将PFBIN1、PFBIN2等引脚连接到PFBOUT引脚，每个引脚还需连接一个0.1 µF的小电容。

电源管理

电源管理方面，PWRDOWN_INT引脚可用于控制设备的电源状态。默认情况下，该引脚作为电源关断输入；通过设置MICR寄存器的INT_OE位，可将其配置为中断输出。在电源关断控制模式下，将PWRDOWN_INT引脚拉低可使设备进入电源关断模式；在中断机制方面，通过设置MICR和MISR寄存器，可实现中断功能的控制和监测。

布局设计

布局设计对设备的性能也有重要影响。在PCB布局时，应将49.9 - Ω、1%电阻和0.1 - μF去耦电容放置在PHYTER TD±和RD±引脚附近，并通过过孔直接连接到Vdd平面。避免在信号迹线上出现短截线，尤其是差分信号对，要确保迹线长度平行且匹配。同时，信号迹线不应跨越电源或接地平面的分割，以避免影响信号质量和产生EMI问题。

总结

DP83848C/I/VYB/YB系列以太网物理层收发器以其丰富的功能、广泛的温度适应范围和良好的性能，为各种以太网应用提供了可靠的解决方案。在设计过程中，我们需要深入理解其各项特性和功能，合理选择应用电路和布局设计，以确保设备在不同场景下都能稳定、高效地工作。希望通过本文的介绍，能帮助各位工程师更好地掌握这款产品的设计要点，为实际项目带来更多的便利和价值。你在使用这款产品的过程中，遇到过哪些有趣的问题或挑战呢？欢迎在评论区分享你的经验。