深入解析RENESAS RC38312/RC38112：高性能时钟合成器的技术奥秘

在现代电子系统中，时钟信号的稳定性和低相位噪声对于确保系统的高性能和可靠性至关重要。RENESAS的RC38312/RC38112作为一款超低频相位噪声无线电同步器、多频时钟合成器和数控振荡器（DCO），为4G和5G RF收发器以及高速SerDes应用提供了卓越的解决方案。本文将深入剖析这款器件的特性、功能和应用，为电子工程师们在设计中提供有价值的参考。

文件下载：Renesas Electronics RC38x12 FemtoClock®3无线同步器.pdf

一、器件概述

RC38312/RC38112具备超低的带内相位噪声和杂散特性，能够输出抖动低于25fs - rms的时钟信号，满足112Gbps和224Gbps SerDes的严格要求。它拥有四个差分时钟输入和十二个差分时钟输出，其中八个差分输出可配置为LVDS、HCSL（AC - LVPECL）或CML输出，四个差分输出可配置为LVDS或HCSL（AC - LVPECL）输出，也可各自配置为两个LVCMOS输出。这种灵活的配置使得该器件能够适应多种不同的应用场景。

二、关键特性

超低相位噪声

该器件的合成器具有超低的相位噪声，在12kHz至20MHz范围内，抖动低于25fs RMS（4MHz HPF）。这一特性对于对相位噪声敏感的应用，如高速数据传输和无线通信，至关重要。

多域独立控制

它拥有三个独立的低相位噪声同步域和四个独立的低相位噪声频率域，提供了更高的灵活性和控制能力。不同的域可以独立配置和操作，以满足不同的系统需求。

接口支持

支持JESD204B/C标准，这使得它能够与其他符合该标准的设备进行无缝连接，增强了系统的兼容性和互操作性。

时间同步功能

具备时间同步模块，包括时间数字转换器（TDC）、时间计数器（TOD）和PTP时钟。这些功能使得该器件能够实现精确的时间同步，适用于需要高精度时间参考的应用，如工业自动化和通信网络。

丰富的输出配置

十二个时钟输出带有独立的整数分频器，可根据需要灵活调整输出频率。输出类型包括LVDS、HCSL（AC - LVPECL）、CML和LVCMOS，能够满足不同负载和接口的要求。

宽输出频率范围

CML输出频率范围为DC至2.5GHz，LVDS或HCSL输出频率范围为DC至1GHz，LVCMOS输出频率范围为DC至250MHz。这种宽频率范围使得该器件能够适应多种不同的应用场景。

三、功能模块详解

设备频率参考

RC38312/RC38112需要一个设备频率参考，可以使用外部晶体谐振器或外部振荡器来实现。晶体谐振器的谐振频率必须在25MHz至80MHz之间，而外部振荡器则需要提供频率在25MHz至100MHz之间的低相位噪声时钟。频率参考的相位噪声、准确性和稳定性直接影响到器件输出时钟的性能。

模拟PLL（APLL）

内部APLL的带宽约为1MHz，能够锁定到频率参考并合成超低频相位噪声的时钟信号。根据器件版本的不同，其输出频率范围可以是9.70GHz至10.40GHz或9.30GHz至10.0GHz。APLL继承了频率参考的频率准确性，决定了设备的自由运行频率准确性。

整数输出分频器（IOD）

每个IOD可以将输入时钟除以一个可编程的23位整数值，从而实现输出频率的灵活调整。

分数输出分频器（FOD）

FOD能够将APLL时钟进行分频，合成具有可编程频率的低相位噪声时钟。它支持整数分频、有理数分频和分数分频，频率分辨率可达1万亿分之一。当配置为分数分频时，FOD可以作为DCO使用，并且能够抵消通过组合总线对APLL进行的数字频率调整，使得其输出频率几乎不受APLL数字控制的影响。

数字PLL（DPLL）

DPLL可以锁定到1kHz至33MHz的参考频率，通过组合总线使用数字频率控制字来控制其相应的合成器（APLL或FOD）。DPLL支持1mHz至1kHz的环路滤波器设置，并且可以工作在自由运行、获取、正常、保持和无缝切换五种状态。

参考监视器

参考监视器可以持续监测参考信号的丢失和频率偏移，根据用户编程的阈值进行判断。这有助于确保系统的稳定性和可靠性，及时发现并处理参考信号的异常情况。

SYSREF控制器

该器件包含一个SYSREF控制器，可以在任何OUT[11:0]输出上输出SYSREF信号。SYSREF控制器可以通过多种方式触发，如电平敏感的GPIO信号、寄存器位控制等，并且可以控制多个连接的RC38312/RC38112设备同时生成同步的SYSREF信号。

时间同步模块

时间同步模块包括TOD和合成相位抖动测量功能，以及TDC用于精确的相位和时间比较。TOD和合成相位抖动测量可以确保输出时钟的时间准确性，而TDC则可以在不同信号之间进行精确的时间测量和比较，适用于需要高精度时间同步的应用。

四、应用信息

电源考虑

该器件没有电源供应顺序要求，但如果$V_{DDOx}$或$VDD_CLK$在$VDDDIG$之后达到$V{DD}$标称值的90%，则必须发起软复位或主复位以确保输出分频器同步。在进行电源和电流消耗计算时，可以使用Renesas IC Toolbox（RICBox）软件工具。

上电复位和复位控制器

上电后，内部上电复位（POR）信号在$V_{DDXO}$、$VDD_DCD$和$DDD33DIG$电源都达到$V{DD}$标称值的90%后20ms被触发。主复位序列可以通过nMR引脚的电压变化来启动，在复位过程中，时钟输出的状态会根据配置进行调整。

未使用引脚的建议

未使用的CLKIN/nCLKIN引脚应保持浮空，LVCMOS控制引脚具有内部上拉电阻，未使用的LVCMOS输出引脚应配置为高阻抗状态以防止噪声产生，未使用的差分输出引脚应保持浮空或进行适当的端接。

晶体接口驱动

当驱动晶体接口时，XOUT引脚应保持浮空，XIN输入可以由AC耦合的LVCMOS驱动器或AC耦合差分驱动器的一侧进行驱动。XIN引脚内部偏置为0.6V，输入电压摆幅应在0.5V峰 - 峰至1.2V峰 - 峰之间，压摆率不应小于0.2V/ns。

差分输出端接

该器件的可编程差分时钟输出支持LVDS、HCSL和CML，不同的输出类型可以采用不同的端接方式。对于LVDS、HCSL或CML接收器，可以采用直接耦合的方式；对于其他类型的差分接收器，可以采用AC耦合的方式。在进行端接时，需要根据接收器的规格选择合适的端接电阻和偏置电压。

五、总结

RENESAS的RC38312/RC38112是一款功能强大、性能卓越的时钟合成器和同步器，具有超低的相位噪声、丰富的功能和灵活的配置选项。它适用于多种应用场景，如5G无线单元、高速数据传输和高精度时间同步等。电子工程师们在设计中可以充分利用该器件的特性，提高系统的性能和可靠性。在实际应用中，需要根据具体的系统需求进行合理的配置和优化，同时注意电源管理、引脚使用和端接等方面的问题，以确保器件的正常工作和最佳性能。你在使用类似器件的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。