探索DS90URxxx-Q1：5MHz至43MHz DC平衡24位FPD-Link II串行器和解串器芯片组

在电子设计领域，数据传输的高效性和稳定性一直是工程师们追求的目标。今天，我们将深入探讨德州仪器（TI）的DS90URxxx - Q1芯片组，它在图形数据传输方面表现出色，为我们的设计带来了新的可能性。

文件下载：ds90ur124.pdf

一、芯片组概述

DS90URxxx - Q1芯片组由DS90UR241串行器和DS90UR124解串器组成，能够将24位并行总线转换为带有嵌入式时钟信息的全透明数据/控制FPD - Link II LVDS串行流。这个芯片组专为驱动需要18位色深的显示器而设计，支持RGB666 + HS、VS、DE + 三个额外通用数据通道。其工作频率范围为5MHz至43MHz，可在屏蔽双绞线（STP）上传输数据长达10米。

二、特性亮点

2.1 高兼容性与数据压缩

• 色深支持：支持18位色深的显示器，满足大多数图形显示需求。
• 接口压缩：实现24:1的接口压缩，通过单条串行流传输24位总线数据，消除了并行数据和时钟路径之间的偏斜问题，简化了PCB走线和电缆传输。

2.2 高性能传输

• 时钟范围：像素时钟范围为5MHz至43MHz，适用于多种应用场景。
• DC平衡与AC耦合：嵌入式时钟具有DC平衡功能，支持AC耦合数据传输，确保数据传输的稳定性。
• 长距离驱动：能够驱动长达10米的屏蔽双绞线电缆，满足不同的布线需求。

2.3 汽车级品质

• AEC - Q100认证：符合汽车级产品AEC - Q100 2级标准，适用于汽车电子应用。
• ESD保护：满足ISO 10605 ESD标准，HBM ESD结构大于8kV，具有良好的静电防护能力。

2.4 其他特性

• 无参考时钟需求：解串器无需参考时钟，降低了系统复杂度。
• 热插拔支持：支持热插拔功能，方便系统的安装和维护。
• EMI降低：串行器接受扩频输入，串行链路上进行数据随机化和混洗，解串器提供可调PTO（渐进开启）LVCMOS输出，有效降低电磁干扰。

三、引脚配置与功能

3.1 串行器（DS90UR241）

串行器采用48引脚TQFP封装，其主要引脚功能如下：

• LVCMOS并行接口引脚：包括24位数据输入引脚DIN[23:0]和时钟输入引脚TCLK，用于输入并行数据和时钟信号。
• 控制和配置引脚：如DEN用于控制LVDS驱动器输出的使能，PRE用于选择预加重级别，RAOFF用于控制随机化功能等。
• LVDS串行接口引脚：DoUT + 和DoUT - 为LVDS输出引脚，用于输出串行数据。
• 电源/接地引脚：提供模拟和数字电压供应，确保芯片的正常工作。

3.2 解串器（DS90UR124）

解串器采用64引脚TQFP封装，主要引脚功能如下：

• LVCMOS并行接口引脚：包括并行数据输出引脚Rout[23:0]和时钟输出引脚RCLK，用于输出解串后的并行数据和时钟信号。
• 控制和配置引脚：如LOCK用于指示接收器PLL的锁定状态，PTOSEL用于选择渐进开启操作模式等。
• BIST模式引脚：用于内置自测试（BIST）功能，方便进行测试验证。
• 电源/接地引脚：为芯片提供稳定的电源供应。

四、规格参数

4.1 绝对最大额定值

芯片的绝对最大额定值规定了其在不同条件下的极限参数，如电源电压范围为 - 0.3V至4V，结温最高可达150℃等。超过这些额定值可能会导致芯片永久性损坏。

4.2 ESD额定值

芯片具有良好的静电防护能力，不同封装的引脚在HBM、CDM和ISO 10605等测试标准下都有相应的ESD额定值，确保在实际应用中能够抵御静电干扰。

4.3 推荐工作条件

推荐的工作条件包括电源电压范围为3.0V至3.6V，工作温度范围为 - 40℃至105℃，时钟速率为5MHz至43MHz等。在这些条件下，芯片能够稳定工作，发挥最佳性能。

4.4 热信息

文档提供了芯片的热阻参数，如结到环境热阻、结到外壳热阻等，帮助工程师进行散热设计，确保芯片在工作过程中温度不会过高。

4.5 电气特性

详细列出了LVCMOS和LVDS的直流和交流特性参数，如输入输出电压、电流、延迟时间等，为电路设计提供了精确的参考。

五、详细工作原理

5.1 初始化和锁定机制

在数据传输之前，串行器和解串器需要进行初始化，即同步两者的PLL。串行器先锁定输入时钟源，解串器再同步到串行器。解串器能够在不使用单独参考时钟源的情况下锁定数据流，实现真正的“即插即锁”功能。

5.2 数据传输

串行器通过TCLK输入将数据时钟到芯片中，数据通过DOUT±输出。在串行数据流中，除了24位数据外，还包含CLK1、CLK0、DCA、DCB四个开销位，用于实现嵌入式时钟和数据验证等功能。解串器接收到LVDS串行数据流后，将其转换回24位并行数据和恢复时钟。

5.3 重新同步

如果解串器失去锁定，它会自动尝试重新建立锁定。通过监测嵌入式时钟信息，解串器能够识别时钟边缘并重新锁定数据流，确保数据的连续性和完整性。

5.4 掉电模式

串行器和解串器都支持掉电模式，通过TPWDNB和RPWDNB引脚控制。在掉电模式下，PLL停止工作，输出进入三态，可有效降低功耗。退出掉电模式后，需要重新初始化和锁定才能继续进行数据传输。

5.5 三态模式

串行器在DEN或TPWDNB引脚为低电平时进入三态，解串器在REN或RPWDNB引脚为低电平时进入三态。三态模式可用于控制输出的开启和关闭，方便系统的设计和调试。

5.6 预加重功能

串行器具有预加重功能，通过PRE引脚和外部电阻设置预加重级别。预加重能够补偿长距离或有损传输介质的影响，提高信号质量，增加传输距离。

5.7 AC耦合和端接

芯片支持AC耦合互连，通过在LVDS信号路径中插入外部AC耦合电容实现。同时，需要在串行器输出和解串器输入处进行端接，常用100Ω电阻，以确保信号的反射控制和电流回路的完整性。文档还提供了多种接收器端接选项，可根据不同的应用场景选择合适的端接方式。

5.8 信号质量增强器

解串器的SLEW引脚可用于调节LVCMOS输出的驱动强度，PTOSEL引脚可引入银行偏斜，减少同时开关噪声和系统接地反弹，提高信号质量。

5.9 @SPEED - BIST测试功能

芯片具备内置自测试（BIST）功能，通过BISTEN和BISTM引脚控制。BIST功能可在不使用专业昂贵测试设备的情况下，对整个高速串行链路进行测试验证，方便供应商进行生产和现场诊断。

5.10 向后兼容模式

通过RAOFF引脚，芯片可与DS90C241和DS90C124设备实现向后兼容，方便系统的升级和改造。

六、应用与实现

6.1 应用信息

DS90URxxx - Q1芯片组适用于汽车中央信息显示、汽车仪表盘显示、汽车平视显示和远程摄像头驾驶员辅助系统等应用。它能够在120Mbps至1.03Gbps的吞吐量下，将24位并行LVCMOS数据通过单条串行LVDS链路进行传输。

6.2 典型应用连接

文档给出了串行器和解串器的典型应用连接图，包括LVDS输出的端接、耦合电容的使用、电源旁路电容的放置等。在实际应用中，需要根据具体需求对引脚进行合理配置，如设置TRFB引脚选择时钟边沿，设置VODSEL引脚选择输出差分电压等。

6.3 电源供应建议

芯片设计工作在3.3V输入核心电压供应下，部分引脚为不同电路部分提供单独的电源和接地，以隔离开关噪声影响。可使用外部滤波器为敏感电路（如PLL）提供干净的电源。

6.4 布局

6.4.1 布局指南

PCB布局和电源系统设计应确保为芯片提供低噪声电源。采用薄介质（2至4密耳）的电源/接地夹层可提高电源系统性能，减少外部旁路电容的影响。外部旁路电容应包括RF陶瓷和钽电解电容，且推荐使用表面贴装电容。LVDS互连应使用100Ω耦合差分对，遵循S/2S/3S规则，减少过孔数量，保持走线平衡，尽量靠近TX输出和RX输入进行端接。

6.4.2 布局示例

文档提供了串行器和解串器的布局示例图，为工程师进行实际布局设计提供了参考。

七、总结

DS90URxxx - Q1芯片组以其丰富的特性、良好的电气性能和广泛的应用场景，为电子工程师在图形数据传输领域提供了一个优秀的解决方案。在实际设计中，我们需要根据具体需求合理选择芯片的工作模式和配置参数，同时注意引脚连接、电源供应、布局布线等方面的问题，以确保系统的稳定性和可靠性。你在使用类似芯片组时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。