深入剖析DP83849C：双端口10/100 Mb/s以太网物理层收发器的卓越之选

在当今数字化的时代，以太网连接的需求如潮水般不断增长，从无线远程基站到工业网络，对高性能以太网物理层收发器的需求愈发迫切。今天，我们就来深入探讨一款备受关注的产品——DP83849C，这是一款专为商业和工业应用打造的双端口10/100 Mb/s以太网物理层收发器，它的出现为以太网的实现带来了更多的可能性。

文件下载：dp83849c.pdf

一、产品概述

DP83849C是一款高度可靠且功能丰富的设备，非常适合商业或工业应用，能够在工厂环境中实现稳定的以太网连接。它具备两个完全独立的10/100端口，可满足多端口应用的需求。该产品支持MII和RMII接口，为MPU的选择提供了极大的灵活性。同时，它还配备了强大的新型诊断工具，能够确保网络的初始运行和维护，其创新的电缆诊断功能可以实时连续监测链路质量，帮助系统设计师实现故障预测机制，及时发现并预警链路状况的变化或恶化。

二、产品特性

低功耗设计

DP83849C采用3.3V、0.18µm的CMOS技术，典型功耗低于600mW，这种低功耗设计不仅有助于降低系统的整体功耗，还能提高设备的稳定性和可靠性，使其在长时间运行中保持良好的性能。

丰富的接口支持

它支持多种接口模式，包括Auto-MDIX for 10/100 Mb/s、Energy Detection Mode、Dynamic Integrity Utility、Dynamic Link Quality Monitoring、TDR based Cable Diagnostic and Cable Length Detection等。同时，还具备RMII Rev. 1.2 Interface（可配置）和SNI Interface（可配置），为不同的应用场景提供了多样化的选择。

广泛的应用领域

DP83849C的应用领域十分广泛，涵盖了医疗仪器、工厂自动化、电机与运动控制、无线远程基站以及一般嵌入式应用等多个领域。这种广泛的适用性使得它成为了众多工程师在设计以太网连接解决方案时的首选产品。

三、引脚描述

DP83849C的引脚被分类为多个接口类别，包括串行管理接口、MAC数据接口、时钟接口、LED接口、复位和电源关闭、 strap选项、10/100 Mb/s PMD接口、特殊连接引脚以及电源和接地引脚。每个接口都有其特定的功能和用途。

串行管理接口

主要由MDC和MDIO两个引脚组成。MDC是管理数据时钟，为MDIO管理数据输入/输出串行接口提供同步时钟，最大时钟速率为25 MHz，无最小时钟速率要求。MDIO是双向管理指令/数据信号，需要一个1.5 kΩ的上拉电阻，可由站管理实体或PHY驱动。

MAC数据接口

包含多个信号引脚，如TX_CLK、TX_EN、TXD、RX_CLK、RX_ER、RXD、CRS、COL等。这些引脚用于实现数据的传输和接收，不同的速率模式下，它们的工作频率和功能也有所不同。例如，在100 Mb/s模式下，TX_CLK为25 MHz的发送时钟输出，而在10 Mb/s模式下，则为2.5 MHz。

时钟接口

由X1、X2和CLK2MAC三个引脚构成。X1是晶体/振荡器输入，是DP83849C的主要时钟参考输入，可连接25 MHz 0.005%（±50 ppm）的时钟源。X2是晶体输出，用于连接外部25 MHz的晶体谐振器。CLK2MAC是时钟输出，在MII模式下提供25 MHz的时钟输出，在RMII模式下提供50 MHz的时钟输出，方便其他设备使用参考时钟，无需额外的时钟源。

LED接口

支持三个可配置的LED引脚，这些LED支持两种由LED模式strap选择的操作模式，以及一种可通过寄存器配置的操作模式。不同的模式下，LED可以指示链路状态、速度、活动、碰撞或全双工状态等信息，为用户提供直观的设备状态显示。

复位和电源关闭

通过RESET_N和PWRDOWN_INT引脚实现。RESET_N是低电平有效输入，用于初始化或重新初始化DP83849C，将所有内部寄存器重置为默认状态。PWRDOWN_INT引脚默认功能为电源关闭，也可配置为中断输出，用于指示中断条件的发生。

strap选项

DP83849C使用许多功能引脚作为strap选项，通过在复位时采样这些引脚的值，可以将设备配置为特定的操作模式。例如，PHYAD引脚用于设置PHY地址，AN_EN、AN1和AN0引脚用于控制自动协商功能，MDIX_EN引脚用于启用或禁用Auto-MDIX功能等。

四、配置选项

自动协商

该功能允许两个链路段的两端交换配置信息，并自动选择双方都支持的最高性能操作模式。DP83849C支持四种不同的以太网协议（10 Mb/s半双工、10 Mb/s全双工、100 Mb/s半双工和100 Mb/s全双工），通过自动协商功能可以确保根据链路伙伴的广告能力选择最高性能的协议。自动协商功能可以通过内部寄存器访问或使用AN_EN、AN1和AN0引脚进行控制。

Auto-MDIX

启用该功能后，它会利用自动协商来确定数据传输和接收的正确配置，并选择合适的MDI对进行MDI/MDIX操作。该功能使用随机种子来控制交叉电路的切换，符合相应的IEEE 802.3自动协商和交叉规范。Auto-MDIX默认启用，可通过strap或PHYCR寄存器进行配置。

PHY地址

DP83849C提供四个地址strap引脚，用于确定设备端口A和B的PHY地址。这些引脚的信息在设备上电和硬件复位时被锁存到PHYCR寄存器中，每个DP83849C或共享MDIO总线的端口必须具有唯一的物理地址。

LED接口

支持三种可配置的操作模式，通过设置PHY控制寄存器中的LED_CFG[1:0]位或使用CRS引脚的strap选项来选择。不同的模式下，LED可以指示不同的信息，如链路状态、速度、活动、碰撞或全双工状态等，为用户提供直观的设备状态显示。

半双工与全双工

DP83849C支持10 Mb/s和100 Mb/s速度下的半双工和全双工操作。半双工操作依赖于CSMA/CD协议来处理冲突和网络访问，而全双工操作则允许同时进行发送和接收活动，吞吐量可达每个端口200 Mb/s。在全双工操作中，设备会禁用内部的冲突检测和报告功能，并修改载波检测（CRS）的行为，使其仅指示接收活动。

内部环回

DP83849C包含一个环回测试模式，用于系统诊断。通过设置基本模式控制寄存器（BMCR）的第14位，可以启用MII发送数据路由到MII接收输出的功能。在进行环回测试时，应先禁用自动协商，以确保所需的操作模式。

BIST

内置的自检（BIST）电路可用于测试发送和接收数据路径的完整性。BIST测试可以在内部环回模式下进行，也可以使用环回电缆夹具进行外部环回测试。用户可以从PHY控制寄存器（PHYCR）中选择9位或15位的伪随机序列，BIST状态存储在PHYCR寄存器中。

五、MAC接口

MII接口

DP83849C集成了符合IEEE 802.3u标准第22条规定的媒体独立接口（MII）。该接口由一个接收总线和一个发送总线组成，每个总线都有控制信号，用于在PHY和上层（MAC）之间进行数据传输。接收接口包括数据总线RXD[3:0]、接收错误信号RX_ER、接收数据有效标志RX_DV和接收时钟RX_CLK；发送接口包括数据总线TXD[3:0]、发送使能控制信号TX_EN和发送时钟TX_CLK。此外，MII接口还包括载波检测信号CRS和冲突检测信号COL。

RMII接口

DP83849C集成了符合RMII规范（rev1.2）的简化媒体独立接口（RMII）。该接口使用较少的引脚来连接PHY设备和MAC，数据以2位为单位进行传输，使用50 MHz的RMII_REF时钟进行发送和接收。RMII模式提供了一个RX_DV信号，方便恢复接收数据，同时RX_ER输出可用于检测错误条件。该模式需要连接一个50 MHz的振荡器到X1引脚，并且为了容忍参考时钟和恢复接收时钟之间的频率差异，还包含一个可编程的弹性缓冲器。

10 Mb串行网络接口（SNI）

DP83849C集成了一个10 Mb的串行网络接口（SNI），为仅支持10 Mb的设备提供了一个简单的串行数据接口。该接口使用7个引脚，包括TX_CLK、TX_EN、TXD[0]、RX_CLK、RXD[0]、CRS和COL，数据以10 MHz的时钟速率进行串行传输。

802.3u MII串行管理接口

该接口定义了一组32个16位的状态和控制寄存器，可通过MDC和MDIO引脚进行访问。DP83849C实现了所有必需的MII寄存器以及一些可选寄存器。串行管理访问协议包括初始化MDIO接口、发送起始代码、插入周转时间等步骤，同时支持预amble抑制和同时寄存器写入功能。

六、架构分析

100BASE - TX发射器

由多个功能块组成，包括代码组编码器和注入块、扰码器块、NRZ到NRZI编码器块以及二进制到MLT - 3转换器/通用驱动器。这些功能块将MII提供的同步4位半字节数据转换为加扰的MLT - 3 125 Mb/s串行数据流。代码组编码器将4位数据转换为5位代码组，并在传输过程中替换MAC前导码和插入控制代码组。扰码器用于控制辐射发射，通过对数据进行加扰，将总能量随机分布在较宽的频率范围内。NRZ到NRZI编码器和二进制到MLT - 3转换器则将数据转换为符合TP - PMD标准的信号。

100BASE - TX接收器

同样由多个功能块构成，包括模拟前端、数字信号处理器、信号检测、MLT - 3到二进制解码器、NRZI到NRZ解码器、串行到并行转换器、解扰器、代码组对齐器、4B/5B解码器、链路完整性监视器和不良SSD检测器。模拟前端包含模拟均衡和增益控制，数字信号处理器则包括自适应均衡、增益控制和基线漂移补偿。信号检测功能用于检测信号的存在，解扰器用于恢复原始数据，代码组对齐器和4B/5B解码器将数据转换为4位半字节形式，链路完整性监视器确保在启用发送和接收PCS层之前建立有效的稳定链路，不良SSD检测器用于检测错误的数据流开始标志。

10BASE - T收发器模块

符合IEEE 802.3标准，包括接收器、发射器、冲突检测、心跳、环回、喋喋不休和链路完整性等功能。该模块具有半双工和全双工两种操作模式，在半双工模式下支持CSMA/CD协议，在全双工模式下可以同时进行发送和接收而不产生冲突信号。智能静音功能用于确定差分接收输入上是否存在有效数据，通过振幅和时间测量来避免将脉冲噪声误判为有效信号。冲突检测和信号质量错误（SQE）测试用于检测和报告冲突，载波检测信号用于指示接收活动，正常链路脉冲检测/生成用于检查与远程端的连接完整性，喋喋不休功能用于监测设备的输出，防止发送过长的数据包。

七、设计指南

TPI网络电路

推荐使用特定的变压器来构建10/100 Mb/s的双绞线接口电路，如Pulse H1102、Pulse H2019、Belfuse S558 - 5999 - U7、Halo TG110 - S050N2RL等。在实际应用中，由于PCB和组件特性的差异，需要对电路进行测试，以确保其满足预期应用的要求。

ESD保护

在处理设备或电路板时，应采取严格的ESD预防措施，以减少灾难性ESD事件的发生。网络接口引脚更容易受到ESD事件的影响，因此需要特别注意。

时钟输入（X1）要求

DP83849C支持外部CMOS电平振荡器源或晶体谐振器设备作为时钟源。如果使用外部振荡器，X1应连接到时钟源，X2应悬空；如果使用晶体，应使用25 MHz、并联、20 pF负载的晶体谐振器，并根据晶体供应商的建议设置负载电容值。

电源反馈电路

为了确保DP83849C的正确运行，应在引脚31（PFBOUT）附近放置10 µF和0.1 µF的并联电容，并将引脚7（PFBIN1）、引脚28（PFBIN2）、引脚34（PFBIN3）和引脚54（PFBIN4）连接到引脚31（PFBOUT），每个引脚附近还应连接一个0.1 µF的小电容。

电源关闭/中断

电源关闭和中断功能通过引脚18和引脚44实现，默认情况下，这些引脚作为电源关闭输入，中断功能禁用。通过设置MICR（11h）寄存器的第0位，可以将引脚配置为低电平有效中断输出。端口A和B可以分别使用PWRDOWN_INT_A和PWRDOWN_INT_B引脚进行单独的电源关闭操作。

能量检测模式

启用能量检测模式后，当电缆上没有活动时，DP83849C将保持低功耗模式，同时监测传输线路。一旦检测到线路上有活动，设备将进行正常的上电序列。能量检测功能由能量检测控制寄存器（EDCR）进行控制。

链路诊断功能

DP83849C具备多种系统诊断功能，用于评估链路质量和检测双绞线电缆中的潜在布线故障。这些功能包括链路电缆状态检测（如极性反转、电缆交换检测、100Mb电缆长度估计、频率偏移和电缆信号质量估计）、链路质量监测和TDR电缆诊断。通过软件配置链路诊断寄存器（Page 2），可以实现这些功能。

八、寄存器块

DP83849C的寄存器块包含多个寄存器，用于控制和监测设备的各种功能。这些寄存器包括基本模式控制寄存器（BMCR）、基本模式状态寄存器（BMSR）、PHY标识符寄存器（PHYIDR1和PHYIDR2）、自动协商广告寄存器（ANAR）、自动协商链路伙伴能力寄存器（ANLPAR）、自动协商扩展寄存器（ANER）、自动协商下一页发送寄存器（ANNPTR）、PHY状态寄存器（PHYSTS）、MII中断控制寄存器（MICR）、MII中断状态和杂项控制寄存器（MISR）、页面选择寄存器（PAGESEL）等。每个寄存器都有特定的位定义和功能，通过对这些寄存器的操作，可以实现设备的各种配置和控制。

九、电气规格

绝对最大额定值

DP83849C的绝对最大额定值包括电源电压（-0.5V至4.2V）、直流输入电压（-0.5V至Vcc + 0.5V）、直流输出电压（-0.5V至Vcc + 0.5V）、存储温度（-65°C至150°C）、引脚温度（焊接时10秒内260°C）和ESD评级（4.0kV）。在使用设备时，不应超过这些绝对最大额定值，以确保设备的安全运行。

推荐工作条件

推荐的工作条件包括电源电压（3.3V ± 0.3V）、商业环境温度（0°C至70°C）和功耗（594mW）。在这些条件下使用设备，可以保证其正常运行和性能稳定。

DC规格

DC规格包括输入高电压（VIH）、输入低电压（VIL）、输入高电流（IH）、输入低电流（IL）、输出低电压（VOL）、输出高电压（VOH）、三态泄漏电流（IOZ）等参数。这些参数规定了设备在直流环境下的电气特性，是设计电路时的重要参考依据。

AC规格

AC规格涵盖了各种时序参数，包括上电时序、复位时序、MII串行管理时序、100 Mb/s MII发送和接收时序、100BASE - TX发送和接收时序、10 Mb/s MII发送和接收时序、10 Mb/s串行模式发送和接收时序、10BASE - T发送和接收时序、10 Mb/s心跳时序、10 Mb/s喋喋不休时序、10BASE - T正常链路脉冲时序、自动协商快速链路脉冲（FLP）时序、100BASE - TX信号检测时序、100 Mb/s内部环回时序、10 Mb/s内部环回时序、RMII发送和接收时序、隔离时序、CLK2MAC时序和100 Mb/s X1到TX_CLK时序等。这些时序参数对于确保设备的正常通信和数据传输至关重要，工程师在设计电路时需要严格遵守这些规格要求。

十、物理尺寸

DP83849C采用薄型四方扁平封装（TQFP），NS封装编号为VHB80A。文档中提供了详细的物理尺寸信息，包括引脚布局、封装