电子说
在当今的电子设计领域,高速、低功耗且稳定的信号传输至关重要。DS91D180和DS91C180这对100 MHz M-LVDS(多点低压差分信号)线驱动器/接收器,为我们提供了一种优秀的解决方案。今天,我们就来深入了解一下这两款器件。
文件下载:ds91d180.pdf
DS91D180和DS91C180专为使用多点网络的应用而设计,例如高级电信计算架构(ATCA)和微型电信计算架构(uTCA)系统中的时钟分配网络。M-LVDS是一种针对多点网络优化的总线接口标准(TIA/EIA - 899),具有受控的边缘速率、严格的输入接收器阈值和增强的驱动能力,非常适合通过多点网络分配信号。
DS91D180/DS91C180驱动器输入接受LVTTL/LVCMOS信号,并将其转换为差分M - LVDS信号电平;接收器则接受低压差分信号(LVDS、B - LVDS、M - LVDS、LVPECL和CML),并将其转换为3V LVCMOS信号。
了解器件的绝对最大额定值对于确保其安全使用至关重要。DS91D180/DS91C180的绝对最大额定值包括:
需要注意的是,“绝对最大额定值”是指超出该范围无法保证器件的安全性,但并不意味着器件应在这些极限条件下工作。实际的器件工作条件应参考“电气特性”表。
为了使器件达到最佳性能,推荐的工作条件如下:
DS91D180/DS91C180的电气参数涵盖了驱动器和接收器的各个方面,包括输出电压、输入电流、阈值电压等。例如,驱动器的差分输出电压幅度(|IVyz|)在RL = 50Ω、CL = 5pF的条件下,典型值为480 - 650mV;接收器的正向差分输入电压阈值(VIT +),Type 1为20 - 50mV,Type 2为94 - 150mV。
开关特性描述了器件在信号切换时的性能,包括传播延迟、上升时间、下降时间等。例如,驱动器的差分传播延迟(tPLH和tpHL)在典型条件下分别为3.4ns和3.1ns;接收器的传播延迟(tPLH和tPHL)在CL = 15pF的条件下,典型值分别为4.7ns和5.3ns。
功能表详细说明了器件在不同输入条件下的输出状态。例如,在发送模式下,当DE = 2.0V、D = 2.0V时,输出Z为低电平,Y为高电平;在接收模式下,对于DS91D180,当RE = 0.8V且A - B ≥ + 0.05V时,输出R为高电平。
DS91D180/DS91C180共有14个引脚,每个引脚都有其特定的功能。例如:
文档中提供了多个测试电路和波形图,用于验证器件的性能。这些测试电路包括差分驱动器测试电路、驱动器传播延迟和过渡时间测试电路、接收器传播延迟和过渡时间测试电路等。通过这些测试电路和波形图,我们可以直观地了解器件在不同条件下的工作情况。
DS91D180/DS91C180采用SOIC - 14封装,提供了多种包装选项,包括TUBE和LARGE T&R。不同的包装选项适用于不同的生产需求,例如TUBE包装适用于小批量生产,而LARGE T&R包装适用于大批量生产。
文档中还提供了示例电路板布局、焊盘图案示例和模板设计示例。这些示例为我们在实际设计中进行电路板布局和焊接提供了参考。需要注意的是,在进行电路板设计时,应考虑信号完整性、电磁兼容性等因素,以确保器件的性能。
DS91D180/DS91C180是一对性能优异的M - LVDS线驱动器/接收器,具有宽频率范围、低功耗、高噪声抗扰度等优点,非常适合用于ATCA、uTCA等系统中的时钟分配网络。在实际应用中,我们需要根据具体的需求选择合适的器件,并严格按照推荐的工作条件和布局要求进行设计,以确保器件的性能和可靠性。
作为电子工程师,我们在使用这些器件时,还需要思考如何进一步优化电路设计,提高系统的性能和稳定性。例如,如何减少信号干扰、如何提高信号传输的速率和准确性等。希望本文能为大家在DS91D180/DS91C180的应用设计中提供一些帮助。
你在使用DS91D180/DS91C180的过程中遇到过哪些问题?你是如何解决的呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !