详解DS90C241与DS90C124：5 - 35MHz FPD - Link II 串行器与解串器芯片组

作为电子工程师，在日常设计中我们常常会面临数据传输的挑战，而寻找合适的解决方案至关重要。今天就来详细聊聊 Texas Instruments 的 DS90C241 串行器和 DS90C124 解串器芯片组，这组芯片在许多应用场景中都有着出色的表现。

文件下载：ds90c241-q1.pdf

芯片概述

DS90C241 和 DS90C124 芯片组可以将 24 位并行总线转换为带有嵌入式时钟信息的全透明数据和控制 LVDS 串行流。这种单串行流的设计消除了并行数据和时钟路径之间的偏斜问题，简化了 24 位总线在 PCB 走线或电缆上的传输。同时，它通过缩小数据路径来节省系统成本，进而减少 PCB 层数、电缆宽度以及连接器尺寸和引脚数量。

芯片特性亮点

时钟与数据传输能力

• 支持 5 - 35MHz 时钟嵌入和 DC 平衡的 24:1 与 1:24 数据传输，满足多种数据速率要求。
• 能够驱动长达 10 米的屏蔽双绞线电缆，适用于长距离数据传输场景。

可配置性与灵活性

• 用户可通过 LVDS 输出上的外部电阻定义预加重驱动能力，以适应不同的传输介质和距离。
• 发射器和接收器都支持用户选择并行数据的时钟沿，增加了设计的灵活性。

低功耗与低噪声设计

• 采用 LVDS 信令，为串行传输路径上的数据可靠传输提供了低功耗和低噪声环境。通过优化串行器输出边沿速率，进一步降低了 EMI。

数据完整性保障

• 具有内部 DC 平衡编码和解码功能，支持 AC 耦合接口，无需外部编码。
• 接收器端有嵌入式时钟 CDR（时钟和数据恢复）功能，无需外部参考时钟源。
• 具备 ALL Codes RDL（随机数据锁定）功能，支持实时插拔应用，还有 LOCK 输出标志确保接收器端的数据完整性。

其他特性

• 发射器和接收器都有独立的电源控制，方便在不同应用场景中实现高效的功率管理。
• 采用 PTO（渐进式开启）LVCMOS 输出，减少 EMI 并最小化 SSO 效应。
• 所有 LVCMOS 输入和控制引脚都有内部下拉，提高了系统的稳定性。
• 发射器和接收器的 PLL 都有片上滤波器，进一步优化性能。

应用领域广泛

该芯片组适用于多种汽车应用，包括汽车中央信息显示屏、汽车仪表盘显示屏、汽车平视显示器以及基于远程摄像头的驾驶员辅助系统等。在这些应用中，需要可靠的数据传输和高分辨率显示，DS90C241 和 DS90C124 能够很好地满足需求。

详细技术解读

初始化与锁定机制

在数据传输前，DS90C241 和 DS90C124 需要完成初始化，即同步两者的 PLL。当 $V{CC}$ 达到 $V{CC}$ OK（2.2 V）时，串行器的 PLL 开始锁定到输入时钟（TCLK），在锁定期间串行器输出保持三态。解串器则在其 PLL 锁定到串行数据流中的嵌入式时钟信息后，输出才有效，并且 LOCK 输出变为高电平。

数据传输过程

• 数据通过 TCLK 输入时钟进入串行器，TRFB 引脚可选择 TCLK 用于选通数据的边沿。
• 除了 24 位输入数据，CLK1、CLK0、DCA、DCB 四个开销位也会在单 LVDS 串行数据流中传输，用于时钟嵌入、DC 平衡控制和数据完整性验证。
• 串行化数据和时钟或控制位以 28 倍 TCLK 频率从串行数据输出（DOUT±）传输，而有效负载数据速率为 24 倍 TCLK 频率。
• 解串器锁定到输入后，其 LOCK 引脚变为高电平，并同步输出有效数据和恢复的时钟（RCLK）。

重新同步机制

如果解串器失去锁定，例如连续一次未检测到嵌入式时钟边沿，PLL 会失去锁定，LOCK 引脚变为低电平。此时，解串器会尝试重新锁定到随机数据流，通过寻找嵌入式时钟边沿并完成锁定过程来恢复数据传输。

预加重功能

DS90C241 的预加重功能可补偿长距离或有损传输介质的影响。通过在 PRE 引脚连接外部电阻（Rpre）到 Vss 可以设置额外的电流水平，增强电缆驱动能力。不过，预加重的程度需要根据具体应用的传输距离来确定，过多的预加重可能会导致接收器输入引脚出现过冲或下冲问题。

AC - 耦合与端接

芯片组支持通过集成的 DC 平衡编码/解码方案实现 AC 耦合互连。在 LVDS 信号路径中插入外部 AC 耦合电容即可使用 AC 耦合连接。解串器输入级设计为 AC 耦合，并内置 AC 偏置网络将内部 $V_{CM}$ 设置为 1.2 V。对于接收器端接，有多种选择，如使用单个 100 - Ω 端接电阻、两个 50 - Ω 电阻加电容或额外的分压器网络，可根据不同的噪声环境进行选择。

设计考量

电源供应

芯片组采用全 CMOS 设计，本身功耗较低。LVDS 输出的恒流源特性进一步降低了速度与 $ICC$ 曲线的斜率。在设计电源时，建议使用薄电介质（2 - 4 密耳）的电源和接地层，以提高电源系统性能。同时，外部旁路电容应包括 RF 陶瓷和钽电解电容，并将较小值的电容靠近引脚放置。

PCB 布局

• 电源布局：为设备提供低噪声电源，将电源和接地引脚直接连接到电源和接地层，通过过孔连接旁路电容。使用多层板（至少四层），并在电源入口处放置大容量电容（50 - 100 µF）以平滑低频开关噪声。
• 信号布局：将 LVCMOS 信号与 LVDS 线分开，避免耦合。LVDS 互连建议使用紧密耦合的 100 - Ω 差分线，减少噪声辐射并提高抗干扰能力。同时，要尽量减少过孔数量，保持走线平衡，降低对信号的影响。

总结

DS90C241 和 DS90C124 芯片组以其出色的性能、丰富的特性和广泛的应用领域，为电子工程师在数据传输设计中提供了一个可靠的解决方案。在实际应用中，我们需要根据具体的需求和场景，合理运用其各项特性，并注意电源供应和 PCB 布局等方面的设计考量，以确保系统的稳定性和可靠性。大家在使用这组芯片时，有没有遇到过什么特别的问题或者有独特的应用经验呢？欢迎在评论区分享交流。