探索DS90CF363B：一款强大的LVDS发射器

在电子设备的设计中，信号传输的高效性和稳定性至关重要。今天，我们要深入了解一款由德州仪器（TI）推出的 +3.3V 可编程 LVDS 发射器——DS90CF363B，它专为 18 位平板显示器（FPD）链路设计，最高支持 65MHz 频率，能为电子工程师们带来诸多便利和优势。

文件下载：ds90cf363b.pdf

一、DS90CF363B的卓越特性

灵活的启动序列

DS90CF363B 在时钟/数据与 /PD 引脚之间无需特殊的启动序列。输入信号（时钟和数据）可以在设备供电之前或之后施加，这种灵活性使得设计过程更加简便，减少了工程师在启动序列设计上的困扰。

支持扩频时钟

该发射器支持高达 100KHz 频率调制以及 ±2.5% 中心扩展或 -5% 向下扩展的偏差。当输入时钟缺失且 /PD 引脚为逻辑高电平时，“输入时钟检测” 功能会将所有 LVDS 对拉至逻辑低电平，有效保障了信号传输的稳定性。

宽时钟频率支持

DS90CF363B 支持 18 至 68MHz 的移位时钟，并且在 TxINPUTs 上具有同类最佳的建立和保持时间，为不同的应用场景提供了更广泛的选择。

低功耗设计

在 65MHz 灰度模式下，Tx 功耗典型值小于 130mW，相较于 BiCMOS 替代品，功耗降低了 40%。此外，Tx 掉电模式下的功耗典型值小于 37μW，大大降低了设备的能耗。

多分辨率支持

它支持 VGA、SVGA、XGA 和双像素 SXGA 等多种分辨率，满足了不同显示设备的需求。同时，窄总线设计减少了电缆尺寸和成本，最高可达 1.3Gbps 的吞吐量和 170MB/秒的带宽，保证了数据传输的高效性。

低 EMI 与兼容性

采用 345mV（典型值）摆幅的 LVDS 器件，有效降低了电磁干扰（EMI）。PLL 无需外部组件，并且与 TIA/EIA - 644 LVDS 标准兼容，提高了设备的通用性和稳定性。此外，它采用低轮廓 48 引脚 TSSOP 封装，是 SN75LVDS84、DS90CF363A 的改进替代品。

二、电气特性与性能参数

绝对最大额定值

了解设备的绝对最大额定值对于确保其安全运行至关重要。DS90CF363B 的电源电压（Vcc）范围为 -0.3 至 +4V，CMOS/TTL 输入电压范围为 -0.3 至 (Vcc + 0.3)V，LVDS 驱动器输出电压范围同样为 -0.3 至 (Vcc + 0.3)V。其结温最高可达 +150°C，存储温度范围为 -65 至 +150°C，焊接时引脚温度（4 秒）最高为 +260°C。此外，DGG - 48（TSSOP）封装的 DS90CF363B 最大封装功耗容量在 25°C 时为 1.98W，高于 25°C 时每升高 1°C 降额 16mW。ESD 额定值（HBM，1.5k，100pF）为 7kV，（EIAJ，02，200pF）为 500V。

推荐工作条件

在实际应用中，为了保证设备的最佳性能，应遵循推荐的工作条件。DS90CF363B 的电源电压（Vcc）推荐范围为 3.0 至 3.6V，典型值为 3.3V；工作自由空气温度（TA）范围为 -10 至 +70°C，典型值为 +25°C；电源噪声电压（Vcc）最大为 200mVpp；TxCLKIN 频率范围为 18 至 68MHz。

电气特性参数

在电气特性方面，CMOS/TTL 输入的高电平输入电压（VIH）最小为 2.0V，最大为 Vcc；低电平输入电压（VIL）最小为 GND，最大为 0.8V。LVDS 输出的差分输出电压（Voo）在 RL = 100Ω 时，典型值为 345mV，范围为 250 至 450mV。此外，文档还详细列出了输入钳位电压、输入电流、偏移电压等多项参数，为工程师的设计提供了精确的参考。

开关特性参数

DS90CF363B 的开关特性同样值得关注。例如，LVDS 低到高和高到低的过渡时间典型值均为 0.75 至 1.4ns，不同频率下的发射机输出脉冲位置也有明确的参数规定。此外，TxIN 建立到 TxCLKIN 的时间（TSTC）为 2.5ns，TxIN 保持到 TxCLKIN 的时间（THTC）为 0.5ns，TxCLKIN 到 TxCLKOUT 的延迟（TCCD）在不同条件下有所不同，范围为 3.011 至 6.082ns。该发射器还支持扩频时钟，调制频率在 25MHz、40MHz 和 65MHz 时均为 100KHz ± 2.5% / -5%。

三、引脚描述与应用信息

引脚功能详解

DS90CF363B 共有多个引脚，每个引脚都有其特定的功能。例如，TxIN 为 21 位 TTL 电平输入，包含 6 位红色、6 位绿色、6 位蓝色和 3 位控制线；TxOUT+ 和 TxOUT - 为正负 LVDS 差分数据输出；FPSHIFT IN（即 TxCLK IN）为 TTL 电平时钟输入，下降沿作为数据选通；TxCLK OUT+ 和 TxCLK OUT - 为正负 LVDS 差分时钟输出；PWR DOWN 为 TTL 电平输入，低电平有效时将输出置为三态，确保掉电时的低电流。此外，还有电源引脚（Vcc、LVDS Vcc、PLL Vcc）和接地引脚（GND、LVDS GND、PLL GND）等。

应用替换与注意事项

DS90CF363B 与 DS90C363/DS90CF363A 向后兼容，并且是引脚对引脚的替代品。同时，它也可作为 DS90CF563（5V，65MHz）和 DS90CF561（5V，40MHz）FPD - Link 发射器的替代品，但需要将 5V 电源供应改为 3.3V，并将该电源提供给发射器的 Vcc、LVDS Vcc 和 PLL Vcc。

输入信号与电源序列

该发射器的输入和控制输入接受 3.3V LVTTL/LVCMOS 电平，不支持 5V 电压。在输入时钟/数据和 PD 信号的时序方面，DS90CF363B 无需特殊要求，输入时钟/数据可以在释放 PD 信号后插入。在典型应用中，建议 Vcc、LVDS Vcc 和 PLL Vcc 来自同一电源，并使用三个独立的去耦旁路电容组，且对哪个 Vcc 先进入设备没有要求。

四、包装与机械信息

包装选项

DS90CF363B 有多种包装选项可供选择，如 TSSOP（DGG）封装，不同的订购部件号对应不同的包装数量和载体形式，如 TUBE 和 LARGE T&R。同时，还提供了详细的包装材料信息，包括磁带和卷轴的尺寸、管子的尺寸等，方便工程师在采购和使用时进行参考。

机械数据与布局示例

文档中还给出了 DGG0048A 封装的机械数据，包括线性尺寸、公差等信息。此外，还提供了示例电路板布局、焊盘图案示例、模板设计示例等，为工程师在 PCB 设计和组装过程中提供了重要的参考依据。

总之，DS90CF363B 以其丰富的特性、出色的性能和详细的文档支持，为电子工程师在平板显示器链路设计中提供了一个可靠的选择。各位工程师在实际应用中，不妨根据具体需求深入研究其参数和特性，充分发挥该发射器的优势，为产品的设计和开发带来更多的可能性。大家在使用过程中有没有遇到什么特别的问题或者有什么独特的应用经验呢？欢迎在评论区分享交流。