TSB41AB3-EP：高性能IEEE 1394a-2000三端口电缆收发器的深度解析

在电子工程师的日常设计中，选择一款合适的收发器至关重要，它直接影响到系统的性能和稳定性。今天我们就来深入探讨德州仪器（TI）的TSB41AB3-EP，一款完全符合IEEE 1394a-2000标准的三端口电缆收发器/仲裁器。

文件下载：tsb41ab3-ep.pdf

芯片概览

TSB41AB3-EP专为在基于电缆的IEEE 1394网络中实现三端口节点而设计，提供了数字和模拟收发器功能。它具有诸多出色特性，如支持100/200/400 Mbits/s的传输速度，具备节能的掉电功能，适用于电池供电的应用场景，还拥有扩展的温度性能，可在 -40°C 至 85°C 以及 -55°C 至 125°C 温度范围内稳定工作。

关键特性剖析

节能设计

对于电池供电的设备而言，节能是一个重要考量因素。TSB41AB3-EP具备多种节能措施，包括自动设备掉电、设备掉电终端、通过LPS禁用链路接口以及关闭非活动端口等。在所有端口都处于挂起状态时，除了带隙基准发生器和偏置检测电路外，所有电路都会掉电，从而显著节省功耗。

电气特性与性能指标

• 驱动特性：该芯片的驱动输出具有良好的性能指标。例如，差分输出电压（VOD）典型值为265mV，驱动差分电流（I(DIFF)）在驱动使能且速度信号关闭时，范围在 -1.05mA 至 1.05mA 之间。
• 接收特性：在接收方面，差分阻抗（Zid）典型值为7kΩ，输入阈值电压（V(TH R)）在 -30mV 至 30mV 之间，能够准确识别信号。
• 电源特性：在不同工作条件下，电源电流表现不同。例如，在典型工作条件下，IDD 为97mA；在超低功耗模式下，IDD(ULP)仅为150µA。

时钟与晶体

TSB41AB3-EP使用一个外部24.576-MHz的晶体作为参考，内部振荡器驱动锁相环（PLL）产生所需的393.216-MHz参考信号。这个参考信号会在内部进行分频，为数据传输和LLC提供时钟信号。选择合适的晶体至关重要，晶体的频率公差和稳定性应控制在 ±100ppm 以内，以确保数据传输的准确性。

端口与接口设计

每个电缆端口都包含两个差分线路收发器，用于监测线路条件，以确定连接状态、进行初始化和仲裁，以及进行数据包的接收和传输。数据通过2/4/8条并行线路与链路层控制器（LLC）进行接口，支持不同的传输速度。同时，芯片还提供了一个1.86-V的标称偏置电压（TPBIAS）用于端口端接。

内部寄存器配置

TSB41AB3-EP拥有16个可访问的内部寄存器，分为基寄存器和分页寄存器。基寄存器的配置是固定的，而分页寄存器的配置则取决于当前选择的页面。通过对这些寄存器的配置，可以实现对芯片的各种功能控制，如节点的电源类、仲裁间隙计数、端口状态等。

基寄存器

基寄存器包含了一些重要的信息，如物理ID、根节点标志、电缆电源状态、根保持位、仲裁间隙计数等。这些信息对于节点在网络中的识别和操作至关重要。

端口状态页面

通过选择端口状态页面（Page 0），可以访问每个端口的配置和状态信息，包括TPA和TPB线路状态、子/父端口状态、端口连接状态、偏置状态等。

供应商识别页面

供应商识别页面（Page 1）用于识别供应商和合规级别，通过该页面可以了解芯片的制造商和符合的标准。

供应商相关页面

供应商相关页面（Page 7）提供了一些特殊的控制功能，如空包操作标志和链路速度设置。

应用注意事项

电源类编程

通过PC0 - PC2终端可以设置节点在自识别数据包中指示的默认电源类。不同的电源类定义了节点的电源需求和提供能力，工程师可以根据实际应用需求进行选择。

EMI指南

为了减少电磁干扰（EMI），可以通过发送电子邮件至1394 - [e-mail]获取相关的指南和建议。

PowerPAD封装

TSB41AB3-EP采用了高性能、热增强的80引脚PFP PowerPAD封装。在设计时，需要注意PowerPAD是一个暴露的裸片焊盘，具有金属热和电传导性。建议在其下方设置一个接地的热焊盘，并将设备的接地端子焊盘直接连接到该热焊盘，以提高散热性能和电气接地效果。

与不同LLC的配合使用

• 与非1394a - 2000 LLC的配合：虽然该芯片实现了1394a - 2000规定的PHY - LLC接口，但在与非1394a - 2000的LLC设备配合使用时，需要理解一些增强功能，如异步仲裁加速和多速串联功能可能无法正常使用。
• 与低速LLC的配合：即使TSB41AB3-EP是一个支持S400速度的PHY，但它也可以与低速的LLC配合使用。在这种情况下，需要注意未使用的Dn终端应通过10 - kΩ电阻拉到地，并且要确保速度映射的准确性，以避免数据处理错误。

上电复位与晶体选择

为了确保芯片的正常运行，RESET终端必须在PHY电源达到最小所需电源电压后至少2ms内保持低电平。在选择晶体时，要考虑晶体的频率公差、稳定性和负载电容等因素，以确保内部振荡器和PLL的频率准确性和稳定性。

总线复位

在TSB41AB3-EP中，可以通过设置发起总线复位（IBR）位来发起总线复位和初始化序列。同时，需要注意RHB位和间隙计数的更新，以确保总线上所有节点的间隙计数一致。

工作原理

PHY - 链路层接口

TSB41AB3-EP与LLC的接口由多个终端组成，包括SYSCLK、CTL0 - CTL1、D0 - D7、LREQ、LPS、C/LKON和ISO等。SYSCLK提供49.152-MHz的接口时钟，所有控制和数据信号都在其上升沿进行同步和采样。

接口操作

接口上可能会发生四种操作：链路服务请求、状态传输、数据发送和数据接收。LLC通过LREQ终端发送服务请求，PHY根据请求进行相应的操作。在数据传输过程中，CTL0 - CTL1和D0 - D7总线用于控制和传输信息。

输出差异化

当在PHY和LLC之间实现Annex J类型的隔离屏障时，需要对CTL0 - CTL1、D0 - D7和LREQ信号进行数字差异化处理，以确保隔离电路正常工作。

接口复位和禁用

LLC通过LPS信号控制PHY - LLC接口的状态，可以将接口置于复位状态、禁用状态或使其初始化并恢复正常操作。在接口不工作时，PHY会取消任何未完成的总线请求或寄存器读取请求，并忽略通过LREQ线路发出的任何请求。

总结

TSB41AB3-EP是一款功能强大、性能优越的IEEE 1394a-2000三端口电缆收发器。它在节能设计、电气特性、内部寄存器配置和应用灵活性等方面都表现出色。然而，在实际应用中，工程师需要仔细考虑各个方面的因素，如电源管理、晶体选择、总线复位等，以确保芯片能够在系统中稳定、高效地工作。希望本文对大家在使用TSB41AB3-EP进行设计时有所帮助，你在实际应用中遇到过哪些问题呢？欢迎在评论区分享。