SN65LVDx10x系列差分转换器/中继器：高速信号处理的理想之选

在当今高速发展的电子领域，对于高速、稳定信号处理的需求与日俱增。TI推出的SN65LVDS100、SN65LVDT100、SN65LVDS101和SN65LVDT101这一系列差分转换器/中继器，凭借其出色的性能和广泛的适用性，成为了众多工程师在信号处理设计中的首选。下面，我们就来深入了解一下这些器件。

文件下载：sn65lvdt101.pdf

产品概述

SN65LVDx10x系列是高速差分接收器和驱动器，它们作为中继器使用，能以高达2 Gbps的速率接收低电压差分信号（LVDS）、正发射极耦合逻辑（PECL）或电流模式逻辑（CML）输入信号，并将其重复输出为LVDS或PECL信号。其信号路径采用差分设计，有效降低了辐射发射，并将附加抖动降至最低。

该系列产品具有低功耗的特点，是MC100EP16的低功耗替代方案。同时，它的器件间偏差最大仅为100 ps，接收器输入阈值迟滞为25 mV，输入电压范围为0 - 4 V，输入与LVPECL、CML和LVDS信号电平电气兼容，采用3.3 V电源供电，LVDT集成了110 Ω终端电阻，有SOIC和MSOP两种封装可供选择。

产品特性

接收器特性

• 宽电压和共模范围：接收器电路支持接收大多数低电压差分信号，输入信号范围为0 - 4 V。以一个具有400 mV差分输入电压的信号为例，在最大推荐输入电压为4 V的情况下，可同时支持400 mV的差分电压和0.2 - 3.8 V的共模电压。这使得它能适应多种不同标准的输入信号，如标准的LVDS驱动器产生的350 mV差分信号，即使信号的共模电压发生 - 1.025 V到2.625 V的偏移，该系列接收器仍能正常接收。
• 高灵敏度与迟滞设计：当差分输入电压大于100 mV时，接收器输出高电平；小于 - 100 mV时，输出低电平。在 - 100 mV < $V_{ID}$ < 100 mV范围内，输出状态不确定。不过，该系列接收器具有25 mV的迟滞特性，能防止在输入电压接近0 V时输出频繁切换，避免了输出抖动。例如，当接收器输入开路或连接到高阻抗驱动器时，若总线上的差分噪声电压幅值较低（约 < ±10 mV），迟滞特性可使器件输出保持在最后已知状态。
• 故障安全考虑：为了将附加抖动降至最低，该系列接收器未集成故障安全功能。但可通过外部添加1.6 kΩ上拉电阻到3.3 V电源和1.6 kΩ下拉电阻到地来实现故障安全。不过，这种外部故障安全电路会降低差分噪声裕量并增加输出信号的抖动。例如，在特定测试设置中，当在驱动器和接收器之间引入10米的CAT - 5 UTP电缆时，添加外部故障安全电路会使接收器输出的过零峰 - 峰抖动增加250 ps。
• $V_{BB}$电压参考：SN65LVDS10x器件的4号引脚（$V{BB}$）作为电压参考输出，标称值为$V{CC}-1.35$ V。它可用于接收单端输入信号，将其连接到器件的反相输入引脚（3号引脚：B）。例如，当接收单端3.3 V LVPECL信号时，$V_{BB}$的电压非常合适。但使用时需注意，该引脚的最大源电流为400 μA，最大灌电流为12 μA，若不使用则应保持未连接状态。
• 集成终端电阻：SN65LVDT10x器件在其他方面与SN65LVDS10x器件相同，但集成了终端电阻。它适用于点对点系统或作为多节点总线的最后一个接收器，但不能用于多节点系统的每个节点，否则会改变总线负载阻抗，导致多次反射和信号失真。

驱动器特性

• 高速信号处理能力：该系列产品设计用于在高达2 Gbps及以上的信号速率下提供高质量的信号。信号速率受上升/下降时间和附加抖动等因素影响。例如，SN65LVDS100在接收CML信号并转换为LVDS信号时，在2 Gbps的速率下，LVDS输出信号的差分输出电压至少为247 mV，标称值为340 mV。当信号速率超过2 Gbps时，输出信号的垂直眼图开口会减小，但这不一定会影响系统的整体性能，需要进行信号链噪声分析来确定。
• 低抖动性能：在2 Gbps的信号速率下，该系列器件的标称总抖动为28 ps，最坏情况下为65 ps。抖动会使眼图在水平方向上闭合，而最终消费者的抖动容限将决定这种眼图闭合是否可接受。

应用案例

PECL到LVDS转换

使用SN65LVDS100将LVPECL信号转换为LVDS信号非常简单。LVPECL驱动器的共模输出约为2 V，差分输出电压约为600 - 800 mV，这完全在SN65LVDS100的共模范围和高灵敏度接收器的信号要求之内。设计时，需要使用50 Ω下拉电阻到$V_{CC}-2$ V。

LVDS到3.3 - V PECL转换

SN65LVDT101可方便地将LVDS信号转换为LVPECL信号。LVDS驱动器的共模输出为1.2 V，差分输出电压约为350 mV，同样在SN65LVDT101的工作范围内。该器件集成了LVPECL转换器所需的负载电阻，简化了电路设计。

其他转换应用

该系列产品还可用于5 - V PECL到3.3 - V PECL转换、CML到LVDS或3.3 - V PECL转换、单端3.3 - V PECL到LVDS转换、单端CMOS到LVDS或3.3 - V PECL转换以及交流耦合信号的接收等多种应用场景。

设计建议

电源供应

LVDS驱动器设计为使用3.0 - 3.6 V的单电源供电。在实际应用中，驱动器和接收器可能位于不同的电路板或设备中，此时应使用单独的电源。驱动器和接收器电源的地电位差应小于|±1 V|，同时应使用板级和局部器件级的旁路电容。

布局设计

• 传输线拓扑：现代印刷电路板通常提供微带线和带状线两种传输线选项。微带线是PCB外层的走线，带状线是两层接地平面之间的走线。TI建议在可能的情况下，将LVDS信号路由在微带传输线上，因为它能让设计者根据整体噪声预算和反射允许范围指定$Z_{0}$的必要公差。
• 介质类型和电路板结构：对于LVDS信号，FR - 4或等效材料通常能提供足够的性能。如果TTL/CMOS信号的上升或下降时间小于500 ps，则建议使用介电常数接近3.4的材料，如Rogers™4350或Nelco N4000 - 13。在选择介质后，电路板的铜重量、镀层厚度等参数也会影响性能。
• 堆叠布局：为减少TTL/CMOS到LVDS的串扰，建议使用至少两个单独的信号层。六层电路板是较好的选择，它能将每个信号层与电源层至少通过一个接地平面隔离开来，提高信号完整性，同时为布局设计者提供更大的灵活性。
• 走线间距：LVDS链路的差分对之间应紧密耦合，以利用电磁场抵消效应，减少噪声耦合。差分对的走线应具有相同的电气长度，以确保平衡，减少偏差和信号反射问题。对于相邻的单端走线，应遵循3 - W规则，即走线间距应大于单条走线宽度的两倍，或从走线中心到走线中心测量为走线宽度的三倍。同时，应避免使用自动布线器，因为它可能无法考虑到所有影响串扰和信号反射的因素，尽量避免90°急转弯，可使用连续的45°转弯来减少反射。
• 串扰和地弹最小化：为减少串扰，应提供尽可能靠近原始走线的高频电流返回路径，通常使用接地平面来实现。保持走线尽可能短，并在其下方铺设不间断的接地平面，可减少电磁辐射。应避免接地平面出现不连续情况，因为这会增加返回路径电感。

总结

SN65LVDx10x系列差分转换器/中继器以其出色的性能和广泛的适用性，为高速信号处理提供了可靠的解决方案。在设计过程中，我们需要充分考虑其特性和应用要求，合理进行电源供应和布局设计，以确保系统的稳定性和可靠性。你在使用该系列产品时遇到过哪些问题或有什么独特的设计经验呢？欢迎在评论区分享。