PCI2050B PCI-to-PCI Bridge：高性能连接解决方案

引言

在当今的电子系统设计中，PCI总线的应用极为广泛。而PCI-to-PCI桥接器作为连接不同PCI总线的关键组件，对于提升系统性能和扩展系统功能起着至关重要的作用。今天，我们就来深入探讨一下德州仪器（TI）的PCI2050B PCI-to-PCI桥接器，看看它有哪些独特的特性和优势。

文件下载：PCI2050BIPDV.pdf

产品概述

PCI2050B是一款符合PCI本地总线规范和PCI-to-PCI桥接规范的高性能桥接器。它能够在两条最高运行频率为66 MHz的32位PCI总线之间提供高效连接，支持主设备与目标设备之间的事务处理，并且允许在两条总线上同时进行桥接事务。其核心逻辑采用3.3 V供电，有效降低了系统功耗。

主要特性

1. 双32位、66-MHz PCI总线：支持高速数据传输，满足现代系统对数据吞吐量的要求。
2. 3.3-V核心逻辑与通用PCI接口：兼容3.3-V和5-V的PCI信号环境，增强了产品的通用性。
3. 内部两级仲裁：为多达九个二级总线主设备提供仲裁支持，同时也支持外部二级总线仲裁器，提高了总线的使用效率。
4. 十个二级PCI时钟输出：为二级总线设备提供稳定的时钟信号。
5. 独立读写缓冲区：每个方向都有独立的读写缓冲区，确保数据传输的流畅性。
6. 突发数据传输：采用流水线架构，实现双向的最大数据吞吐量。
7. 写合并功能：默认开启，可将连续的内存写事务合并为单个突发事务，提升数据传输效率。
8. 延迟事务支持：每个方向最多支持三个延迟事务，符合PCI本地总线规范。
9. CompactPCI热插拔功能：适用于多功能紧凑型PCI卡，支持热插拔操作，方便系统的维护和扩展。

终端描述

PCI2050B有四种封装形式，分别是257引脚的GHK/ZHK MicroStar BGA™封装、208引脚的PDV封装和208引脚的PPM封装。文档中详细列出了不同封装下的信号名称和引脚编号，方便工程师进行设计参考。同时，还按照功能对终端进行了分组，如PCI系统功能和电源供应功能等，便于工程师进行系统设计。

特性与协议描述

写合并

PCI2050B支持上下游事务的写合并功能。该功能可以将连续的内存写事务合并为单个突发事务，前提是下一个内存写事务的地址是前一个事务最后一个双字地址的下一个连续地址。默认情况下，写合并功能在电源复位时开启，也可以通过设置TI诊断寄存器的第0位来禁用。

66-MHz操作

该桥接器支持两条最高频率为66 MHz的32位PCI总线。要启用66-MHz操作，需要将CONFIG66引脚拉高，同时P_M66ENA和S_M66ENA信号也需要相应设置。支持的频率组合包括66-MHz主总线和66-MHz二级总线、66-MHz主总线和33-MHz二级总线、33-MHz主总线和33-MHz二级总线，但不支持33-MHz主总线和66-MHz二级总线的组合。

PCI命令

桥接器作为PCI目标设备，根据内部寄存器设置和地址阶段的解码来响应PCI总线周期。文档中列出了有效的PCI总线周期及其在命令/字节使能（C/BE）总线上的编码，方便工程师进行命令配置。

配置周期

PCI本地总线规范定义了两种类型的PCI配置读写周期：类型0和类型1。桥接器对这两种类型的周期进行不同的解码。当桥接器处理类型1配置周期时，如果总线号等于其二级总线号，则将其转换为类型0配置周期；如果总线号大于二级总线号但小于或等于其从属总线号，则将其作为类型1配置周期转发。

特殊周期生成

桥接器可以通过类型1周期转换在两条总线上生成特殊周期。当类型1配置周期的总线号字段与桥接器的二级总线号匹配，设备号字段为1Fh，功能号字段为07h时，桥接器会在二级总线上生成一个特殊周期。

二级时钟

PCI2050B提供十个二级时钟输出（S_CLKOUT[0:9]），其中九个用于为二级设备提供时钟，第十个时钟需要路由回PCI2050B的S_CLK输入，以确保所有二级总线设备看到相同的时钟。

总线仲裁

桥接器实现了主PCI总线仲裁的总线请求（P_REQ）和总线授予（P_GNT）引脚，以及九个二级总线请求和九个二级总线授予引脚。内部采用两级旋转仲裁方案，桥接器默认处于最高优先级。同时，也支持外部二级总线仲裁。

系统错误处理

桥接器可以根据P_SERR事件禁用寄存器和P_SERR状态寄存器的设置，对各种错误条件进行SERR信号的启用或禁用。默认情况下，桥接器不会发出SERR信号，但可以通过设置命令寄存器的第8位来启用。

奇偶校验处理和奇偶校验错误报告

在转发事务时，桥接器会尽可能保持数据奇偶校验条件不变，以便主设备和目标设备处理错误条件。当检测到地址奇偶校验错误或数据奇偶校验错误时，桥接器会根据命令寄存器的设置发出相应的错误信号。

主设备和目标设备中止处理

当桥接器在写突发期间收到目标中止时，会在发起总线上发出目标中止信号；在读突发期间收到目标中止时，会提供所有有效数据并断开连接。主设备和目标设备的中止报告遵循PCI-to-PCI桥接规范。

丢弃定时器

桥接器可以在总线主设备在2^10或2^15个PCI时钟（分别约为30 μs和993 μs）内未重复请求时，丢弃已完成的延迟事务的数据或状态。默认情况下，丢弃定时器设置为2^15个时钟，但可以通过设置桥接控制寄存器的第9位来将其设置为2^10个时钟。

延迟事务

桥接器支持PCI本地总线规范中定义的延迟事务。一个延迟事务包括发起设备发出请求、目标设备在目标总线上完成请求并向发起设备发出完成信号、发起设备在发起总线上完成请求三个阶段。桥接器作为目标设备时，如果处理请求的时间超过16个时钟，则会发出重试信号，要求发起设备稍后重试。

模式选择

通过MS0和MS1引脚可以选择不同的工作模式，包括CompactPCI热插拔友好模式、CompactPCI热插拔禁用模式和Intel兼容模式。

CompactPCI热插拔支持

PCI2050B支持CompactPCI热插拔功能，具备异步复位、预充电电压容忍等特性。提供HS_ENUM、HS_SWITCH和HS_LED三个终端，用于支持热插拔操作。

JTAG支持

桥接器实现了基于IEEE标准1149.1的JTAG测试端口，支持EXTEST、BYPASS、SAMPLE等JTAG指令，方便进行边界扫描测试。

GPIO接口

PCI2050B实现了一个四终端的通用I/O接口，除了作为通用I/O接口外，还可以读取二级时钟掩码并停止桥接器接受I/O和内存事务。

PCI电源管理

遵循PCI电源管理规范，PCI2050B的PCI总线和PCI功能可以分配为四个软件可见的电源管理状态，实现不同程度的节能。在低功耗状态下，桥接器的操作会受到一定限制，但仍能接受类型0配置周期。

桥接器配置头

PCI2050B的配置头符合PCI-to-PCI桥接规范（修订版1.1），包含多个寄存器，如厂商ID寄存器、设备ID寄存器、命令寄存器、状态寄存器等。这些寄存器为工程师提供了对桥接器的详细配置和状态监控功能。

部分重要寄存器

1. 厂商ID寄存器：由PCI特殊兴趣小组（SIG）分配，标识TI为该设备的制造商。
2. 命令寄存器：提供对桥接器与主PCI总线接口的控制，包括系统错误（ERR）启用、奇偶校验错误响应启用等功能。
3. 状态寄存器：向主机系统提供设备信息，如检测到的奇偶校验错误、发出的系统错误等。
4. 桥接控制寄存器：为二级接口提供与命令寄存器类似的控制功能，部分位会影响两个接口的操作。

扩展寄存器

TI扩展寄存器（40h - FFh）为标准PCI-to-PCI桥接器增加了灵活性和性能优势。这些寄存器可以通过配置读写进行访问，包括芯片控制寄存器、扩展诊断寄存器、仲裁器控制寄存器等。

部分扩展寄存器功能

1. 芯片控制寄存器：控制某些PCI事务的功能，如I/O和内存周期的事务转发控制、内存读预取等。
2. 扩展诊断寄存器：用于复位PCI2050B桥接器和二级总线。
3. 仲裁器控制寄存器：用于桥接器内部仲裁，采用两级旋转仲裁方案。
4. P_SERR事件禁用寄存器：启用或禁用主接口上的SERR事件。

电气特性

文档详细列出了PCI2050B在不同工作温度范围内的绝对最大额定值、推荐工作条件、电气特性以及66-MHz PCI时钟信号的AC参数和信号时序等信息。工程师在设计过程中需要严格遵循这些参数要求，以确保设备的正常运行。

机械数据

PCI2050B有多种封装形式，文档提供了GHK、PDV、PPM和ZHK封装的机械尺寸图，方便工程师进行PCB设计和布局。

总结

PCI2050B PCI-to-PCI桥接器以其丰富的功能和高性能的特性，为PCI总线系统的设计提供了一个优秀的解决方案。无论是在数据吞吐量、总线仲裁、错误处理还是电源管理等方面，都表现出色。工程师在使用该产品时，需要仔细研读文档，根据实际需求进行合理的配置和设计，以充分发挥其优势。你在使用PCI2050B或类似桥接器的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。