深入解析SCAN921260：高性能1:10解串器的技术奥秘与应用指南

在电子设计的领域中，解串器作为数据传输与处理的关键组件，其性能和功能直接影响着整个系统的稳定性和效率。今天，我们将聚焦于德州仪器（TI）的SCAN921260解串器，深入探讨其特性、工作模式、电气参数以及应用要点，为电子工程师们在实际设计中提供全面而深入的参考。

文件下载：scan921260.pdf

一、SCAN921260概述

SCAN921260是一款高度集成的解串器芯片，它将六个1:10解串器整合于一体，能够同时对多达六条由TI的SCAN921023总线LVDS串行器序列化后的数据流进行解串操作。此外，该芯片还配备了第七个串行输入通道，作为冗余输入，为系统提供了N + 1冗余能力，大大增强了数据传输的可靠性。

主要特性

1. IEEE 1149.1（JTAG）兼容性与全速BIST测试模式：支持标准的边界扫描测试，方便进行互连测试和故障诊断。
2. 多通道解串能力：可同时处理多达六条数据流，每个解串器模块独立运行，拥有自己的时钟恢复电路和锁检测信号。
3. 高并行时钟速率：片上并行时钟速率最高可达66 MHz，满足高速数据处理需求。
4. 单电源供电：采用单一的+3.3V电源供电，估计功耗为1.2W（在3.3V和PRBS - 15模式下），降低了电源设计的复杂度。
5. 工业级温度范围：能够在 - 40°C至 + 85°C的工业温度范围内稳定工作，适应各种恶劣环境。

二、电气参数与性能指标

绝对最大额定值

在使用SCAN921260时，必须严格遵守其绝对最大额定值，以确保器件的安全和可靠性。例如，电源电压（Vcc）的范围为 - 0.3V至 + 4V，LVCMOS/LVTTL输入和输出电压范围为 - 0.3V至3.9V等。这些参数规定了器件能够承受的极限条件，超出这些范围可能会导致器件损坏。

推荐工作条件

为了使SCAN921260达到最佳性能，建议在推荐的工作条件下使用。例如，电源电压（Vcc）的推荐值为3.0V至3.6V，典型值为3.3V；工作环境温度范围为 - 40°C至 + 85°C；时钟速率范围为20 MHz至66 MHz。

电气特性

SCAN921260的电气特性涵盖了LVCMOS/LVTTL直流规格、Bus LVDS直流规格、电源电流、时序要求以及解串器的开关特性等多个方面。这些参数详细描述了器件在不同工作条件下的电气性能，对于电路设计和性能优化至关重要。例如，LVCMOS/LVTTL输入的高电平输入电压（VIH）最小值为2.0V，低电平输入电压（VIL）最大值为0.8V；Bus LVDS接收器的差分阈值高电压（VTH）范围为 + 3mV至 + 50mV等。

三、工作模式与状态

初始化

在SCAN921260开始接收和解串数据之前，需要进行初始化操作。初始化的主要目的是使解串器和发送端的串行器的PLL与本地时钟同步。具体步骤包括：上电后，输出处于三态，片上电源排序电路禁用内部电路；当Vcc达到2.1V时，每个解串器的PLL开始锁定本地时钟（REFCLK）；解串器的PLL需要与串行器同步，识别同步模式或随机数据中的上升时钟沿，并在80个时钟周期后与串行器的数据流同步。当解串器的PLL锁定嵌入式时钟时，LOCKn引脚变为低电平，输出出现有效数据。

数据传输

初始化完成后，串行器将数据传输到解串器。串行数据流包含由串行器附加的起始位和停止位，用于帧定10位数据。起始位始终为高电平，停止位始终为低电平，它们还作为嵌入在串行流中的时钟位。串行器以TCLK频率的12倍传输数据和时钟位，而实际的有效数据速率为TCLK频率的10倍。当解串器通道与串行器的输入同步时，其LOCKn引脚变为低电平，同步输出有效数据。

重新同步

如果解串器在数据传输过程中失去锁定，它将自动尝试重新同步。系统可以选择让解串器自动重新同步到数据流，或者通过脉冲串行器的SYNC1或SYNC2引脚来强制同步。一种推荐的方法是使用LOCKn引脚提供反馈回路，控制串行器的同步请求。

掉电模式

掉电模式是一种低功耗睡眠模式，解串器在等待初始化或无数据传输时通常进入此模式。当PWRDN引脚被拉低时，解串器进入掉电模式，此时PLL停止工作，输出变为三态，电源电流降低到微安级别。要退出掉电模式，系统将PWRDN引脚拉高，解串器进入初始化状态。

三态模式

当系统将REN引脚拉低时，解串器进入三态模式，此时接收器输出引脚（ROUT[00:59]）和RCLK[0:5]变为三态。当REN引脚被拉高时，解串器将返回之前的状态，前提是其他控制引脚保持不变。

四、测试模式

IEEE 1149.1测试模式

SCAN921260支持符合IEEE 1149.1标准的边界扫描测试（JTAG），所有数字TTL I/O都可以通过该标准进行访问。进入此测试模式将覆盖所有输入控制情况，包括PWRDN和REN。除了必需的测试访问端口（TAP）信号TMS、TCK、TDI和TDO外，还提供了TRST用于测试复位。此外，SCAN921260还提供了两种测试LVDS互连的指令：EXTEST用于LVDS级别的通过/不通过测试；RUNBIST指令用于“系统速度”互连测试，在66MHz的系统时钟速度下，大约需要33ms完成测试。

BIST单独测试模式

SCAN921260还支持BIST单独功能，无需启用JTAG TAP控制器即可运行。该功能允许对所有通道或单个通道进行连续的误码率（BER）测试，而不会影响其他通道的实时流量。通过BIST_SEL0、BIST_SEL1、BIST_SEL2、BIST_ACT和BISTMODE_REQ这五个引脚可以访问BIST单独功能。

五、应用要点

噪声容限

解串器的噪声容限是指其能够容忍的输入抖动（相位噪声）量，以确保可靠地接收数据。影响噪声容限的因素包括串行器的TCLK抖动、VCC噪声、传输介质的ISI和大VCM偏移以及解串器本身的VCC噪声等。在设计中，需要充分考虑这些因素，采取相应的措施来降低噪声干扰。

锁定丢失恢复

如果解串器在数据传输过程中失去锁定，最多可能会有1个周期的先前接收数据无效。这是由于锁定检测电路的延迟，该电路需要连续两次接收到无效时钟信息才能指示锁定丢失。因此，在解串器重新锁定到输入数据流且LOCKn引脚变为低电平后，至少应怀疑前一个数据周期存在位错误。解串器可以通过让串行器重新发送同步模式或随机锁定的方式重新锁定到输入数据流。

热插拔

所有BusLVDS设备都支持热插拔，但需要遵循一定的规则。插入时，应确保接地引脚首先接触，然后是VCC引脚，最后是I/O引脚；移除时，应先拔出I/O引脚，然后是VCC引脚，最后是接地引脚。

PCB布局与电源系统考虑

为了为SCAN921260提供无噪声的电源，PCB布局和堆叠设计至关重要。建议使用至少4层PCB板，包括Bus LVDS信号层、接地层、电源层和TTL信号层。同时，应采用薄介电层（4至10密耳）来提高电源系统的性能。此外，还应遵循一些常见的布局原则，如分离高频或高电平输入输出、使用表面贴装电容、采用双过孔等，以减少噪声干扰和提高信号完整性。

传输介质

SCAN921260可以与串行器一起用于点对点配置，通过PCB走线或双绞线电缆进行数据传输。在点对点配置中，传输介质只需在接收器端进行端接。同时，需要考虑串行器和解串器之间的接地电平偏移问题，以及Bus LVDS在接收器输入端提供的±1.2V共模范围。

故障安全偏置

SCAN921260具有内部故障安全偏置和改进的输入阈值灵敏度（±50mV），相比DS92LV1210或DS92LV1212的±100mV有了显著提升。然而，在接收器输入未被主动驱动的情况下，这种高灵敏度可能会拾取噪声并导致意外锁定。为了防止这种情况发生，可以在接收器电路板上添加外部电阻，通过上拉非反相接收器输入和下拉反相接收器输入，为接收器输入提供偏置。

六、总结

SCAN921260作为一款功能强大、性能卓越的解串器芯片，为电子工程师们提供了一个可靠的解决方案，适用于各种高速数据传输和处理应用。通过深入了解其特性、工作模式、电气参数和应用要点，工程师们可以更好地设计和优化电路，充分发挥SCAN921260的优势，提高系统的稳定性和可靠性。在实际应用中，还需要根据具体的设计需求和环境条件，灵活运用各种技术和方法，确保系统的性能达到最佳状态。希望本文能够为广大电子工程师在使用SCAN921260进行设计时提供有价值的参考和指导。你在使用类似解串器的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。