SCAN92LV090：9通道总线LVDS收发器的技术剖析

在高速、低功耗的专有背板或电缆接口设计中，总线LVDS收发器起着至关重要的作用。今天，我们就来深入了解一下德州仪器（TI）的SCAN92LV090 9通道总线LVDS收发器，探讨它的特性、应用以及设计要点。

文件下载：scan92lv090.pdf

一、产品概述

SCAN92LV090A是一系列专门为高速、低功耗专有背板或电缆接口设计的总线LVDS收发器之一。该设备采用单一3.3V电源供电，包含九个差分线路驱动器和九个接收器。为了减少总线负载，驱动器输出和接收器输入内部相连，逻辑侧的独立I/O支持回环功能。此外，其引脚排列便于PCB布线，可实现引脚与连接器之间的短截线连接。

二、产品特性

电气特性

• IEEE 1149.1（JTAG）兼容：支持JTAG标准，方便进行边界扫描测试。
• 低功耗CMOS设计：在实现高速信号传输的同时，有效降低功耗。
• 高信号速率能力：能够支持超过100 Mbps的信号速率。
• 宽共模范围：$V_{ID}$为200mV时，共模范围为0.1V至2.3V。
• 高接收器灵敏度：±100 mV的接收器灵敏度，确保信号的准确接收。
• 故障安全支持：支持端口引脚的开路和端接故障安全模式。
• 低总线负载：每个总线LVDS负载的典型电容为5 pF。
• 双端接应用设计：平衡的输出阻抗，适用于双端接应用。

封装特性

产品提供64引脚LQFP封装和NFBGA封装，满足不同的应用需求。在电源关闭（$V_{CC}=0V$）时，总线引脚呈高阻抗状态，有助于保护电路。

三、工作原理

驱动器

驱动器将3V TTL电平（单端）转换为差分总线LVDS（BLVDS）输出电平，实现高速运行，同时降低功耗和电磁干扰（EMI）。差分信号还能提供±1V的共模噪声抑制能力。

接收器

接收器阈值在±1V共模范围内小于±100 mV，可将差分总线LVDS信号转换为标准（TTL/CMOS）电平。

四、引脚说明

Pin Name	LQFP Pin#	NFBGA Pin#	Input/Output	Descriptions
DO+/Rl+	27,31, 35,37,41,45, 47,51,55	A7, B8,C6,D5,D8,E6, F7,G5,G6	1/O	真正的总线LVDS驱动器输出和接收器输入。
DO-/RI-	26,30,34,36,40,44, 46,50,54	B5,B6,C7,D6,E5,E8, F6, G8,H7	1/O	互补的总线LVDS驱动器输出和接收器输入。
DIN	2,6,12,18,20,22,58, 60,62	A2,A4,C3,C4,D2,E3, G3, G4,H3	1	TTL驱动器输入。
RO	3.7,13,19,21,23,59, 61,63	A3,B3,C1,C2,D4,E4, F4,G1,H2	O	TTL接收器输出。
RE	17	H1	1	接收器使能TTL输入（低电平有效）。
DE	16	G2	I	驱动器使能TTL输入（高电平有效）。
GND	4,5,9,14,25,56	B1,B4,D3,E1,F2,H5	Power	数字电路接地（必须连接到PCB板上的GND）。这些引脚内部相连。
Vcc	10,15,24,57,64	A1,A5,F1,F3,H4	Power	数字电路的Vcc（必须连接到PCB板上的Vcc）。这些引脚内部相连。
AGND	28,33,43,49,53	A8,C5,D7,F5,G7	Power	模拟电路接地（必须连接到PCB板上的GND）。这些引脚内部相连。
AVcc	29,32,42,48,52	A6, B7,C8,H6,H8	Power	模拟Vcc（必须连接到PCB板上的Vcc）。这些引脚内部相连。
TRST	39	F8	1	测试复位输入，支持IEEE 1149.1（低电平有效）
TMS	38	E7	-	测试模式选择输入，支持IEEE 1149.1
TCK	1	B2	一	测试时钟输入，支持IEE 1149.1
TDI	8	D1	一	测试数据输入，支持IEEE 1149.1
TDO	11	E2	0	测试数据输出，支持IEE 1149.1

五、电气特性

绝对最大额定值

了解器件的绝对最大额定值对于确保器件的安全运行至关重要。例如，电源电压（$V_{CC}$）的最大值为4.0V，ESD（HBM 1.5kΩ,100 pF）大于4.5kV等。

推荐工作条件

在推荐的工作条件下，器件能够发挥最佳性能。例如，电源电压（$V_{CC}$）范围为3.0V至3.6V，工作环境温度范围为-40°C至+85°C。

直流电气特性

包括输出差分电压、偏移电压、驱动器输出高低电压等参数，这些参数对于评估器件的直流性能非常重要。

交流电气特性

涉及差分驱动器和接收器的时序要求，如差分传播延迟、转换时间等。在设计高速电路时，需要特别关注这些参数，以确保信号的准确传输。

六、应用信息

PCB设计建议

• 多层板设计：建议使用至少4层PCB板，分别用于总线LVDS信号、接地、电源和TTL信号。
• 元件布局：将驱动器和接收器尽量靠近总线LVDS端口侧的连接器，减少信号传输延迟。
• 电源旁路：对每个总线LVDS器件进行旁路，并在电源平面之间使用分布式大容量电容。在每个$V{CC}$和接地引脚之间并联两到三个高频多层陶瓷（MLC）表面贴装电容（0.1 µF, 0.01 µF, 0.001 µF），并使用多个过孔连接$V{CC}$和接地平面到旁路电容的焊盘。
• 终端电阻：选择与传输线差分阻抗匹配的终端电阻。
• 未使用输入处理：将未使用的总线LVDS接收器输入开路（浮空），并限制未使用输入的走线长度小于0.5英寸。
• 信号隔离：将TTL信号与总线LVDS信号隔离，减少干扰。

媒体（连接器或背板）选择

使用受控阻抗媒体，确保背板和连接器具有匹配的差分阻抗。

功能模式选择

通过DE和RE引脚可以选择不同的工作模式，如驱动器模式、接收器模式、三态模式和回环模式。

七、边界扫描电路

SCAN92LV090具有两种独特的扫描测试模式，每种模式需要根据测试访问级别和故障覆盖目标选择不同的BSDL模型。在Mode0模式下，只能通过1149.1兼容协议访问每个收发器的TTL输入和输出；在Mode1模式下，TTL输入和输出以及差分LVDS I/O都包含在扫描链中。

八、总结

SCAN92LV090是一款功能强大的9通道总线LVDS收发器，具有高速、低功耗、兼容性好等优点。在设计过程中，我们需要充分考虑其电气特性、应用要求和PCB设计要点，以确保电路的稳定性和可靠性。希望本文能为电子工程师在使用SCAN92LV090进行设计时提供一些有价值的参考。大家在实际应用中遇到过哪些问题呢？欢迎在评论区分享交流。