深度解析DS92LV1260：六路10位BLVDS解串器的卓越性能与设计要点

在当今高速数据传输的时代，解串器在保障数据高效、准确传输方面发挥着至关重要的作用。今天，我们就来深入探讨德州仪器（TI）的DS92LV1260六路10位BLVDS解串器，了解它的特性、工作模式以及设计中的关键要点。

文件下载：ds92lv1260.pdf

一、DS92LV1260概述

DS92LV1260将六个解串器集成到单芯片中，采用0.25μm CMOS工艺技术。它能够同时对多达六路由德州仪器DS92LV1021或DS92LV1023总线LVDS串行器序列化后的数据流进行解串操作。此外，该芯片还具备第七个串行输入通道，可提供n + 1冗余功能。

特性亮点

1. 多通道解串与冗余支持：可对一至六路带有嵌入式时钟的BusLVDS输入串行数据流进行解串，七个可选串行输入支持解串流的n + 1冗余。
2. 高性能时钟与滤波：输入并行时钟速率高达40MHz，片上PLL滤波功能强大。
3. 低功耗与宽温运行：单电源+3.3V供电，典型功耗在3.3V下为1.2W；工作温度范围为 -40°C至 +85°C，适用于工业环境。
4. 高阻抗与安全设计：掉电时（Vcc = 0V）输入呈高阻抗状态；采用196引脚NFBGA封装，内置有限的ESD保护。

二、电气特性与性能指标

绝对最大额定值

了解器件的绝对最大额定值对于确保其安全运行至关重要。DS92LV1260的主要绝对最大额定值如下：	参数	数值
电源电压（Vcc）	-0.3至4V
Bus LVDS输入电压（Rin +/-）	-0.3V至3.9V
最大封装功耗（@25°C）	3.7W
存储温度范围	-65°C至 +150°C
结温	+150°C
引脚温度（焊接10秒）	+225°C
ESD评级（人体模型）	>3KV
ESD评级（机器模型）	>750V

电气特性参数

基本功能和每个解串器通道的规格与DS92LV1212A相似。以下是一些关键电气特性参数：

1. LVCMOS/LVTTL直流规格：如高电平输入电压VIH、低电平输入电压VIL等，确保输入信号的正确识别。
2. 总线LVDS直流规格：包括差分阈值高电压VTH、差分阈值低电压VTL等，为数据传输提供稳定的电气环境。
3. 时序要求：如REFCLK周期tRFCP、REFCLK占空比tRFDC等，保证时钟信号的准确性和稳定性。
4. 解串器开关特性：如RCLK周期tRCP、RCLK占空比tRDC等，影响数据的解串和输出时序。

三、工作模式详解

初始化

在DS92LV1260接收和解串数据之前，它与发送串行器设备必须对链路进行初始化。具体步骤如下：

1. 上电后，输出保持在三态，片上电源排序电路禁用内部电路。当Vcc达到Vcc OK（2.1V）时，每个解串器中的PLL开始锁定到本地时钟（REFCLK）。
2. 解串器的PLL必须与串行器同步，以完成初始化。当解串器的PLL锁定到嵌入式时钟时，LOCKn引脚变为低电平，有效数据出现在输出端。

数据传输

初始化完成后，串行器将数据传输到解串器。串行数据流包括由串行器附加的起始位和停止位，用于对十个数据位进行帧定界。串行器以12倍TCLK频率传输数据和时钟位，解串器锁定到嵌入式时钟，生成多个内部数据选通信号，并将嵌入式时钟驱动到RCLKn引脚。

重新同步

当六个解串器中的任何一个失去锁定时，它将自动尝试重新同步。系统必须监控LOCKn引脚，以确定数据何时有效。用户可以选择让解串器重新同步到数据流，或者通过脉冲串行器的SYNC1或SYNC2引脚来强制同步。

掉电模式

掉电模式是一种低功耗睡眠模式，当PWRDN引脚为低电平时，解串器进入掉电模式。在掉电模式下，PLL停止工作，输出进入三态，从而将电源电流降低到微安级别。退出掉电模式后，解串器进入初始化状态。

三态模式

当系统将REN引脚驱动为低电平时，解串器进入三态模式，此时所有输出处于高阻态。当REN引脚为高电平时，解串器恢复到之前的状态。

四、设计考虑要点

电源管理

DS92LV1260的全CMOS设计使其本质上是一种低功耗器件。在给解串器上电时，REFCLK输入可以在解串器上电之前运行，并且必须运行才能使解串器锁定到传入数据。解串器输出将保持在三态，直到检测到输入数据传输并锁定到传入数据流。

信号传输与同步

为了实现数据传输，解串器必须与发射器进行锁相。可以通过解串器锁定到传入数据或串行器发送同步模式来实现锁相。解串器的LOCKn输出保持高电平，直到它锁定到传入数据流。

噪声容限与抗干扰

解串器的噪声容限是指它能够容忍的输入抖动（相位噪声）量，以确保可靠地接收数据。各种环境和系统因素，如串行器的TCLK抖动、电源噪声，以及传输介质的ISI和VCM偏移等，都会影响噪声容限。

热插拔与传输介质

所有BusLVDS设备都支持热插拔，但需要遵循一定的规则。在插入时，确保接地引脚先接触，然后是VCC引脚，最后是I/O引脚；在移除时，顺序相反。DS92LV1260和解串器可以通过PCB走线或双绞线电缆用于点对点配置，在点对点配置中，传输介质只需在接收器端进行端接。

PCB布局与电源系统

良好的PCB布局和电源系统设计对于DS92LV1260的性能至关重要。推荐的布局实践包括：

1. 使用至少四层PCB板，为电源系统提供低噪声环境。
2. 保持串行器和解串器靠近连接器，减少走线长度，确保信号完整性。
3. 为每个BusLVDS设备添加旁路电容，提高电源滤波效果。
4. 使用匹配传输线差分阻抗的端接电阻，减少反射和信号失真。

五、总结

DS92LV1260作为一款高性能的六路10位BLVDS解串器，具有多通道解串、冗余支持、低功耗等诸多优点。在设计过程中，我们需要充分考虑电源管理、信号传输、噪声容限、热插拔、传输介质以及PCB布局等方面的因素，以确保其在实际应用中能够稳定、高效地工作。希望通过本文的介绍，能够帮助电子工程师更好地理解和应用DS92LV1260，为高速数据传输系统的设计提供有力支持。

你在使用DS92LV1260的过程中遇到过哪些问题？或者你对本文中的哪个部分有更深入的疑问？欢迎在评论区留言讨论。