电子说
在电子设计领域,高速差分线驱动器是实现高速数据传输的关键组件。今天我们就来详细探讨德州仪器(TI)的SNx5LVDS3xx系列高速差分线驱动器,包括其特性、应用、设计要点等方面。
文件下载:sn65lvds389.pdf
SNx5LVDS3xx系列包含SN65LVDS387、SN75LVDS387、SN65LVDS389、SN75LVDS389、SN65LVDS391和SN75LVDS391等型号。这些驱动器具有4、8或16个线路驱动器,满足或超过ANSI EIA/TIA - 644标准要求,适用于多种高速数据传输场景。
该系列驱动器能够实现高达630 Mbps的信号速率,同时具有极低的辐射(EMI)。低电压差分信号(LVDS)技术,典型输出电压为350 mV,负载为100 Ω,传播延迟时间小于2.9 ns,输出偏斜小于150 ps,器件间偏斜小于1.5 ns,确保了高速、稳定的数据传输。
每个驱动器在200 MHz工作时的总功耗仅为35 mW,有效降低了系统功耗。
驱动器禁用或处于特定状态时为高阻抗,“SN65”版本的总线引脚ESD保护超过15 kV,增强了器件的可靠性和抗干扰能力。
采用20密耳引脚间距的薄型收缩小外形封装,低电压TTL(LVTTL)逻辑输入具有5 V容差,可与多种逻辑电平兼容,并且能够在3.0 V至3.6 V的电源电压范围内正常工作。
SNx5LVDS3xx系列驱动器广泛应用于无线基础设施、电信基础设施和打印机等领域。其大数量的驱动器集成在同一基板上,结合平衡信号的低脉冲偏斜特性,可实现时钟和数据的极其精确的时序对齐,适用于同步并行数据传输。与配套的16通道或8通道接收器(如SN65LVDS386或SN65LVDS388)配合使用时,在单边缘时钟系统中每秒可实现超过2亿次的数据传输,且功耗极低。
驱动器和接收器均设计为单电源供电,电源电压范围为2.4 V至3.6 V。在实际应用中,驱动器和接收器可能位于不同的电路板甚至不同的设备中,此时应使用单独的电源,并确保驱动器和接收器电源之间的接地电位差小于±1 V。同时,应使用板级和本地设备级旁路电容,以稳定电源供应。
印刷电路板通常提供微带和带状线两种传输线选项。微带线是PCB外层的走线,而带状线是位于两个接地平面之间的走线。带状线由于参考平面的屏蔽作用,不易产生辐射和干扰问题,但高速传输时会产生额外的电容。TI建议在可能的情况下,将LVDS信号路由在微带传输线上,设计者可根据整体噪声预算和反射允许范围指定必要的阻抗公差。
对于LVDS信号,FR - 4或等效材料通常能提供足够的性能。如果TTL/CMOS信号的上升或下降时间小于500 ps,建议使用介电常数接近3.4的材料,如Rogers™4350或Nelco N4000 - 13。在板级构造方面,铜重量、镀层厚度、阻焊层等参数都会影响性能,应遵循相关的设计准则。
为减少TTL/CMOS与LVDS之间的串扰,建议使用至少两个独立的信号层。常见的堆叠配置包括四层板和六层板,六层板能更好地隔离信号层与电源层,提高信号完整性,但制造成本较高。
差分对的走线应紧密耦合,以实现电磁屏蔽,同时确保差分对的电气长度相同,以平衡信号并减少偏斜和反射问题。对于相邻的单端走线,应遵循3 - W规则,即走线间距应大于单根走线宽度的两倍,或从走线中心到中心测量为三倍宽度。在使用自动布线器时要谨慎,避免90°急转弯,可采用连续45°转弯来减少反射。
为减少串扰,应提供尽可能靠近源走线的高频电流返回路径,通常使用接地平面来实现。保持走线尽可能短,并在其下方设置不间断的接地平面,可减少电磁辐射。避免接地平面出现不连续情况,以降低返回路径电感。
数据传输的最终速率和距离取决于传输介质的衰减特性、环境噪声耦合以及其他系统特性。该LVDS驱动器能够重现短至1.6 ns的脉冲(630 Mbps信号速率),但传输介质对脉冲的任何衰减都会降低数据链路接收端的时序裕量。通常,接收器输入允许的抖动范围为单位间隔(数据脉冲宽度)的5%至20%。
LVDS通信通道采用电流源驱动传输线,并通过终端电阻将传输的电流转换为接收器输入的电压。为确保入射波切换,终端电阻应与传输线的特性阻抗匹配,偏差应在标称阻抗的10%以内。终端电阻应尽可能靠近接收器放置,以最小化电阻到接收器的短线长度。
SNx5LVDS3xx系列高速差分线驱动器以其高速、低功耗、高可靠性等特性,为电子工程师在高速数据传输设计中提供了优秀的解决方案。在实际设计过程中,我们需要充分考虑电源供应、布局设计、信号传输和终端匹配等方面的因素,以确保系统的性能和稳定性。你在使用这类驱动器时遇到过哪些挑战呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !