电子说
在电子设计领域,数据传输的高效性、稳定性和低功耗一直是工程师们追求的目标。今天,我们将深入探讨德州仪器(TI)的两款LVDS重复器——SN65LVDS109和SN65LVDS117,它们在数据传输方面展现出了卓越的性能。
文件下载:sn65lvds117.pdf
这两款器件适用于点对点或点对多点的基带数据传输,传输介质可以是印刷电路板走线、背板或电缆,阻抗约为100Ω。大量集成在同一硅基板上的驱动器,结合平衡信号的低脉冲偏斜特性,能够实现输入信号的精确时序对齐,这对于系统时钟和数据分配树的实现尤为重要。
它们能够满足或超越ANSI EIA/TIA - 644标准,典型数据信号速率可达400 Mbps,时钟频率可达400 MHz。采用低电压差分信号(LVDS)技术,典型输出电压为350 mV,负载为100Ω,有效降低了功耗。
工作温度范围为 - 40°C至85°C,具有良好的环境适应性。并且与LVDS、PECL、LVPECL、LVTTL、LVCMOS、GTL、BTL、CTT、SSTL或HSTL等输出电平兼容,通过外部终端网络即可实现连接。
传播延迟输出偏斜小于550 ps,组间偏斜小于150 ps,器件间偏斜小于1.5 ns,确保了信号的同步性。在所有端口启用且驱动输出频率为200 MHz时,总功耗通常小于500 mW。当禁用或Vcc < 1.5 V时,驱动器输出或接收器输入呈高阻抗状态,进一步降低了功耗。同时,总线引脚的ESD保护超过12 kV,增强了器件的可靠性。
SN65LVDS109和SN65LVDS117采用双相同银行配置,每个银行有一个差分线路接收器连接到四个(SN65LVDS109)或八个(SN65LVDS117)差分线路驱动器。输出成对排列,每个输出对都有独立的使能控制,还有一个全局使能用于控制所有输出,这种设计提供了灵活的控制方式。
在推荐的工作条件下,输入电压阈值、差分输出电压幅度、稳态共模输出电压等参数都有明确的规定。例如,正向差分输入电压阈值为±100 mV,差分输出电压幅度在247 - 454 mV之间。
不同工作状态下的电源电流也有详细的说明。SN65LVDS109启用时电源电流为46 - 64 mA,禁用时为6 - 8 mA;SN65LVDS117启用时为85 - 122 mA,禁用时为6 - 8 mA。
输入电容(A或B输入)约为5 pF,输出电容(Y或Z输出)约为9.4 pF,这些参数对于电路的设计和性能评估非常重要。
传播延迟时间(tPLH和tPHL)在1.6 - 4.5 ns之间,差分输出信号的上升时间(tr)和下降时间(tf)在0.3 - 1.2 ns之间,确保了信号的快速切换。
脉冲偏斜(tsk(p))在140 - 500 ps之间,输出偏斜(tsk(o))在100 - 550 ps之间,组间偏斜(tsk(b))在40 - 150 ps之间,器件间偏斜(tsk(pp))小于1.5 ns,保证了信号的同步性。
在差分信号应用中,当信号对没有差分电压时,系统的响应是一个常见问题。TI的LVDS接收器在输入开路时,会通过300 kΩ电阻将信号对的每条线拉向Vcc,利用与门检测这种情况并强制输出为高电平,实现了故障安全功能。
这两款器件解决了时钟和数据信号分配中常见的问题,如信号间的过度偏斜、长信号路径的噪声拾取、高功耗、信号路径的启用或禁用控制以及未端接线的辐射消除等。将两个相关信号在同一硅芯片上进行缓冲和分割,可最大程度减少信号间时序关系的损坏。
LVDS接收器可以接收各种其他类型的逻辑信号,文档中给出了SSTL、HSTL、GTL、BTL、LVPECL、PECL、CMOS和TTL等的终端电路示例,为不同电平信号的接收提供了便利。
提供了多种封装选项,如38引脚的DBT封装和64引脚的DGG封装。包装形式包括管装和带盘装,满足不同的生产和使用需求。同时,文档中还给出了封装的尺寸、温度范围、引脚数量等详细信息,方便工程师进行设计和选型。
SN65LVDS109和SN65LVDS117以其卓越的性能、灵活的功能和多样化的应用场景,成为了电子工程师在数据传输设计中的理想选择。在实际应用中,我们需要根据具体的需求和场景,合理选择器件和设计电路,以充分发挥它们的优势。大家在使用这两款器件的过程中,有没有遇到过什么有趣的问题或者独特的应用案例呢?欢迎在评论区分享交流。
全部0条评论
快来发表一下你的评论吧 !