SN65LVDSxxx：高速通信的可靠选择

一、引言

在电子工程领域，高速数据传输一直是一个关键需求，尤其是在无线基础设施、电信基础设施、打印机等众多应用场景中，对信号传输的速度和稳定性要求越来越高。德州仪器（TI）的 SN65LVDS179、SN65LVDS180、SN65LVDS050 和 SN65LVDS051 系列差分线驱动器和接收器，凭借其出色的性能和丰富的特性，成为了高速通信设计中的理想选择。在这篇文章中，我们将深入探讨这些器件的特性、应用和设计要点。

文件下载：sn65lvds050.pdf

二、器件特性

2.1 性能卓越

• 高速通信：这些器件使用低电压差分信号（LVDS）技术，能实现高达 400 Mbps 的信号传输速率，满足大多数高速通信场景的需求。不过在不同模式下，各器件的推荐最大运行速度有所差异，例如 SN65LVDS179 和 SN65LVDS180 在所有缓冲区激活时为 150 Mbps，而仅发送缓冲区工作时可达 400 Mbps；SN65LVDS050 和 SN65LVDS051 在所有缓冲区激活时为 100 Mbps，仅发送缓冲区工作时同样可达 400 Mbps。
• 低功耗：在 200 MHz 时，驱动器典型功耗为 25 mW，接收器典型功耗为 60 mW，有效降低了系统的整体功耗。
• 低传播延迟：驱动器典型传播延迟时间为 1.7 ns，接收器典型传播延迟时间为 3.7 ns，确保了信号的快速准确传输。

2.2 电气特性良好

• 符合标准：满足或超过 ANSI TIA/EIA - 644 - 1995 标准，提供了一个最小差分输出电压幅度为 247 mV 到 400 Mbps 负载的电气接口，能与其他符合标准的设备良好兼容。
• 高 ESD 保护：总线引脚的静电放电（ESD）能力超过 12 kV，增强了器件的可靠性和稳定性，减少了因静电干扰导致的故障。
• 宽电压范围：采用单 3.3 - V 电源供电，LVTTL 输入电平具有 5 - V 容限，增加了器件的适用性。

2.3 特殊特性

• 驱动器偏移控制：通过内置的感应电路和控制环路，能将输出信号的共模电压保持在 1.2 V（±75 mV），并且在 3.0 - 3.6 V 的电源范围内都能稳定维持该输出共模电压。
• 接收器故障安全：当接收器输入开路时，通过 300 - kΩ 电阻将信号线拉至 $V_{CC}$，并利用与门检测该状态，强制输出为高电平，有效避免了因输入信号异常导致的不确定输出。

三、应用领域

这些器件可以作为高速、点对点数据传输的构建模块，适用于各种地面电势差小于 1 V 的场合。具体的应用场景包括无线基础设施、电信基础设施、打印机等。在这些应用中，LVDS 驱动器和接收器能够提供高速信号传输，并且不需要像 ECL 类设备那样的高功率和双电源要求。

四、设计要点

4.1 电源设计

• 电源电压：LVDS 驱动器和接收器可以在 3.0 - 3.6 V 的单电源下工作。在设计时，要保证电源的稳定性，以确保差分输出电压在整个输出范围内保持标称的 340 mV，并且最小输出电压在 3.0 - 3.6 V 的电源范围内都能满足 LVDS 标准的要求。
• 旁路电容：旁路电容在电源分配电路中起着至关重要的作用。在板级使用大电容（10 - 1000 μF）可以在低频段提供低阻抗路径，但在高频时，由于其电感值较大，效果会变差。因此，需要在集成电路附近使用较小的电容（nF - μF 范围），如多层陶瓷芯片或表面贴装电容（尺寸 0603 或 0805），其引线电感约为 1 nH，能有效降低高频阻抗。

4.2 互连设计

• 互连介质：驱动器和接收器之间的物理通信通道可以是任何符合 LVDS 标准的平衡配对金属导体，如双绞线、双轴线、扁平带状电缆或 PCB 走线。互连的标称特性阻抗应在 100 - 120 Ω 之间，变化不超过 10%（即 90 - 132 Ω）。
• PCB 传输线：在 PCB 设计中，常见的传输线结构有微带线和带状线。微带线是位于 PCB 外层的走线，而带状线是位于两层接地平面之间的走线。TI 建议，如果可能的话，将 LVDS 信号路由在微带传输线上，因为 PCB 走线允许设计者根据整体噪声预算和反射容限来指定所需的阻抗公差。
• 终端电阻：为了确保入射波切换，终端电阻应与传输线的特性阻抗匹配，并且尽可能靠近接收器放置，以减少电阻到接收器的短线长度。如果传输线的目标阻抗为 100 Ω，终端电阻应在 90 - 110 Ω 之间。

4.3 布局设计

• 微带与带状线拓扑：在 PCB 设计中，微带线和带状线是常见的传输线选择。微带线位于 PCB 外层，而带状线位于两层接地平面之间。虽然带状线能有效减少电磁辐射和干扰，但从高速传输的角度来看，微带线能让设计者根据整体噪声预算和反射容限来更精确地控制特性阻抗。因此，TI 建议在可能的情况下，将 LVDS 信号布线在微带传输线上。
• 介质类型和板构造：对于信号速度要求不高，信号上升或下降时间大于 500 ps 的情况，FR - 4 或类似的介质通常能满足 LVDS 信号的传输要求。但当 TTL/CMOS 信号的上升或下降时间小于 500 ps 时，像 Rogers™4350 或 Nelco N4000 - 13 这种介电常数接近 3.4 的材料更为合适。在确定介质后，电路板的铜箔重量、镀层厚度、阻焊层等构造参数也会影响信号性能，需要严格按照设计指南进行选择。
• 推荐堆叠布局：为了减少 TTL/CMOS 信号与 LVDS 信号之间的串扰，建议采用至少两层独立信号层的堆叠布局。例如，四层 PCB 板可以将 LVDS 信号布线在第一层，TTL/CMOS 信号布线在第四层，中间夹着接地层和电源层；六层 PCB 板则能提供更多的信号隔离和布局灵活性，进一步提高信号完整性。
• 走线间距：差分对之间的紧密耦合可以利用电磁场抵消来降低噪声，但同时要保证差分对的电气长度一致，以减少信号偏斜和反射。对于相邻的单端走线，建议采用 3 - W 规则，即走线间距应大于单个走线宽度的两倍，或者从走线中心到中心的距离为走线宽度的三倍。同样的规则也适用于相邻的 LVDS 差分对。
• 串扰和地弹最小化：为了减少串扰，要为高频电流提供尽可能接近其源走线的返回路径，通常通过接地平面来实现。保持走线尽可能短，并确保接地平面连续，避免接地平面出现不连续情况，因为这会增加返回路径电感，从而提高串扰的可能性。

五、总结

SN65LVDS179、SN65LVDS180、SN65LVDS050 和 SN65LVDS051 系列器件凭借其高速、低功耗、高 ESD 保护等优点，在高速通信领域具有广泛的应用前景。在实际设计中，我们需要充分考虑电源、互连和布局等方面的因素，以确保器件能够发挥出最佳性能。希望本文能为电子工程师们在使用这些器件进行设计时提供一些有价值的参考。大家在实际应用中遇到过哪些问题呢？欢迎在评论区分享交流。