SNx5LVDSxx高速差分线路驱动器：特性、应用与设计要点

在高速数据传输领域，低电压差分信号（LVDS）技术凭借其低功耗、高速度和抗干扰能力强等优势，得到了广泛应用。德州仪器（TI）的SN55LVDS31、SN65LVDS31、SN65LVDS3487和SN65LVDS9638系列LVDS差分线路驱动器，正是满足这些需求的优秀产品。本文将深入介绍这些器件的特性、应用场景以及设计过程中的关键要点。

文件下载：sn65lvds31.pdf

一、产品特性

1. 电气特性优越

这些器件完全符合或超越ANSI TIA/EIA - 644标准，典型输出电压为350 mV（负载为100 Ω），输出电压上升和下降时间仅为500 ps（400 Mbps），典型传播延迟时间为1.7 ns，能够实现高速、稳定的数据传输。

2. 低功耗设计

器件采用单3.3 V电源供电，在200 MHz时每个驱动器的典型功耗仅为25 mW，有效降低了系统的功耗。

3. 高可靠性

当驱动器禁用或(V_{CC}=0)时，输出处于高阻抗状态，同时具备总线终端ESD保护，超过8 kV，提高了器件的可靠性和抗干扰能力。

4. 兼容性良好

输入采用低电压TTL（LVTTL）逻辑电平，引脚与AM26LS31、MC3487和μA9638兼容，方便工程师进行设计和替换。

5. 冗余设计支持

具备冷备用功能，适用于对空间和可靠性要求较高、需要冗余设计的应用场景。

二、应用场景

1. 无线基础设施

在无线通信基站、无线接入点等设备中，需要高速、可靠的数据传输来保证信号的稳定和准确。SNx5LVDSxx系列驱动器能够满足这些要求，确保数据在不同模块之间的高效传输。

2. 电信基础设施

在电信网络的交换机、路由器等设备中，高速数据传输是关键。这些驱动器可以用于连接不同的板卡和模块，实现数据的快速交换和处理。

3. 打印机

打印机在打印过程中需要高速传输图像和文本数据，SNx5LVDSxx驱动器可以确保数据的准确传输，提高打印质量和速度。

三、详细设计要点

1. 电源设计

• 供电范围：SNx5LVDSxx驱动器可在3 V至3.6 V的单电源下工作，在3.3 V电源时，差分输出电压标称值为340 mV，且最小输出电压能保持在LVDS规定的范围内（247 mV至454 mV）。
• 旁路电容：旁路电容在电源分配电路中起着关键作用。在低频时，优质的数字电源能提供低阻抗路径，但在高频时，电源可能无法维持低阻抗。因此，需要在芯片附近安装小电容（nF至μF范围），如多层陶瓷芯片或表面贴装电容（0603或0805尺寸），以降低电感，减少电源噪声。

2. 输出电压设计

驱动器输出为1.2 V的共模电压，标称差分输出信号为340 mV，峰 - 峰差分电压为680 mV。在设计时，需要确保输出电压满足系统要求，以保证信号的质量和稳定性。

3. 互连介质选择

物理通信通道可以是满足LVDS标准的任何平衡配对金属导体，如双绞线、双轴电缆、扁平带状电缆或PCB走线。互连的标称特性阻抗应在100 Ω至120 Ω之间，变化不超过10%（90 Ω至132 Ω）。

4. PCB传输线设计

• 传输线结构：常见的PCB传输线结构有微带线和带状线。微带线是顶层（或底层）的信号走线，与接地或电源平面通过介质层隔开；带状线是内层的信号走线，上下分别有接地平面。不同的结构会影响传输线的特性阻抗。
• 差分对设计：LVDS链路的差分对应紧密耦合，以实现电磁场抵消，降低噪声。同时，差分对的电气长度应相同，以确保平衡，减少信号偏斜和反射问题。

5. 终端电阻设计

为了确保入射波切换，实现最高信号速率，终端电阻应与传输线的特性阻抗匹配。如果传输线目标阻抗为100 Ω，终端电阻应在90至110 Ω之间，并且应尽可能靠近接收器放置，以减少电阻到接收器的短截线长度。

四、布局设计

1. 拓扑选择

• 微带线：PCB通常提供微带线和带状线两种传输线选项。微带线是外层走线，TI建议在可能的情况下，将LVDS信号路由在微带线上，以便根据整体噪声预算和反射允许范围指定必要的阻抗公差。
• 带状线：带状线是两层接地平面之间的走线，虽然能有效屏蔽信号，但会增加电容。

2. 介质类型和电路板构造

• 介质选择：对于LVDS信号，FR - 4或等效材料通常能提供足够的性能。如果TTL/CMOS信号的上升或下降时间小于500 ps，建议使用介电常数接近3.4的材料，如Rogers™ 4350或Nelco N4000 - 13。
• 电路板参数：电路板的铜重量、镀层厚度、阻焊层等参数会影响性能。例如，铜重量建议从15 g或1/2 oz开始，镀到30 g或1 oz；所有暴露的电路应进行焊锡电镀（60/40）至7.62 μm或0.0003 in（最小）等。

3. 堆叠布局

为了减少TTL/CMOS与LVDS之间的串扰，建议使用至少两层独立的信号层。常见的堆叠配置有四层板和六层板，六层板能更好地隔离信号层和电源层，提高信号完整性，但制造成本较高。

4. 走线间距

• 差分对：LVDS链路的差分对应紧密耦合，以实现电磁场抵消，同时差分对的电气长度应相同，以确保平衡。
• 单端走线：相邻单端走线应遵循3 - W规则，即走线间距应大于单根走线宽度的两倍或三倍，以减少串扰。此外，应避免使用自动布线器，因为它们可能无法考虑所有影响串扰和信号反射的因素。

五、文档与支持

TI为这些器件提供了丰富的文档和支持资源，包括IBIS建模、应用指南等。工程师可以通过访问TI官网获取相关文档，并订阅文档更新通知，以便及时了解产品信息的变化。同时，TI E2E™支持论坛也是获取快速、准确答案和设计帮助的重要渠道。

在实际设计过程中，工程师还需要根据具体的应用场景和系统要求，对上述要点进行灵活调整和优化，以确保设计的可靠性和性能。希望本文能为电子工程师在使用SNx5LVDSxx系列驱动器进行设计时提供有益的参考。大家在设计过程中遇到过哪些挑战呢？欢迎在评论区分享交流。