高速差分线路接收器SN75LVDS32和SN75LVDS9637的全面剖析

高速差分线路接收器SN75LVDS32和SN75LVDS9637的全面剖析

在电子工程师的日常工作中，高速数据传输的稳定性和效率是至关重要的。今天，我们就来深入探讨两款高性能的高速差分线路接收器——SN75LVDS32和SN75LVDS9637，了解它们的特性、应用场景以及设计要点。

文件下载：sn75lvds32.pdf

1. 产品概述

SN75LVDS32和SN75LVDS9637是德州仪器（TI）推出的符合低电压差分信号（LVDS）电气特性的差分线路接收器。LVDS技术能够将5V差分标准电平（如EIA/TIA - 422B）的输出电压降低，从而降低功耗、提高开关速度，并且可以在3.3V电源轨下工作。这两款接收器适用于点对点和多点（一个驱动器和多个接收器）的数据传输，传输介质可以是印刷电路板走线、背板或电缆。

2. 关键特性

• 电气性能：符合或超过ANSI TIA/EIA - 644标准，能够在3.3V单电源下工作，最高信号传输速率可达155Mbps，最大差分输入阈值为±100mV，输出为低电压TTL（LVTTL）逻辑电平。
• 温度范围：适用于0°C至70°C的工作环境，能够满足大多数常规应用的需求。
• 故障保护：具有开路故障保护功能，当输入开路时，接收器会通过300kΩ电阻将信号对的每条线路拉至接近VCC，确保输出为高电平。

3. 功能详解

• 输入输出特性：SN75LVDS32和SN75LVDS9637的每个输入都有特定的等效电路，输出也有相应的等效结构。在推荐的工作条件下，它们的电气特性表现出色，例如输入电流、输出电压等参数都有明确的规定。	参数	最小值	典型值	最大值	单位
  正向差分输入电压阈值 (V_{ITH+})	-	-	100	mV
  负向差分输入电压阈值 (V_{ITH-})	-100	-	-	mV
  高电平输出电压 (V_{oH})	2.4	-	-	V
  低电平输出电压 (V_{oL})	-	-	0.4	V
  电源电流 (I_{cc})（SN75LVDS32启用无负载）	-	10	18	mA
  电源电流 (I_{cc})（SN75LVDS32禁用）	0.25	0.5	-	mA
  电源电流 (I_{cc})（SN75LVDS9637无负载）	-	5.5	10	mA
  输入电流 (I{1})（(V{i}=0)）	-2	-10	20	μA
  输入电流 (I{1})（(V{i}=2.4V)）	-1.2	-3	-	μA
  关断输入电流 (I{(OFF)})（(V{cc}=0)，(V = 3.6V)）	-	6	20	μA
  高电平输入电流 (I{H})（(V{IH}=2V)）	-	-	10	μA
  低电平输入电流 (I{L})（(V{IL}=0.8V)）	-	-	10	μA
  高阻态输出电流 (I{oz})（(V{o}=0) 或 (V_{cc})）	-	-	±10	μA

• 开关特性：在开关特性方面，它们的传播延迟时间、脉冲偏斜、通道间输出偏斜等参数都有严格的指标要求，确保了高速数据传输的准确性和稳定性。	参数	最小值	典型值	最大值	单位
  低到高电平输出传播延迟时间 (t_{pLH})	-	2.1	6	ns
  高到低电平输出传播延迟时间 (t_{pHL})	-	2.1	6	ns
  脉冲偏斜 (t_{sk(p)})	-	0.6	1.5	ns
  通道间输出偏斜 (t_{sk(o)})	-	0.7	1.5	ns
  部件间偏斜 (t_{sk(pp)})	-	-	0.6	ns
  输出信号上升时间（20% - 80%） (t_{r})	-	-	0.6	ns
  输出信号下降时间（80% - 20%） (t_{f})	-	-	1	ns
  高电平到高阻态输出传播延迟时间 (t_{pHZ})	-	-	25	ns
  低电平到高阻态输出传播延迟时间 (t_{pLZ})	-	-	25	ns
  高阻态到高电平输出传播延迟时间 (t_{pZH})	-	-	25	ns
  高阻态到低电平输出传播延迟时间 (t_{pZL})	-	-	25	ns

4. 应用案例

• 与RS - 422数据的配合使用：当使用TIA/EIA - 422线路驱动器传输数据时，可以通过添加衰减电路，使用TIA/EIA - 644线路接收器来接收数据。在接地噪声较小（小于±1V）的情况下，可使用电阻分压器电路将422差分信号衰减到LVDS电平，同时要注意电阻的选择和连接方式。如果接地噪声较大，则需要对电路进行修改，以衰减共模电压。
• 其他应用场景：这两款接收器通常用于高速点对点数据传输，当地面差异小于1V时表现出色。它们还可以与RS - 422、PECL和IEEE - P1596等设备互操作，在不增加功耗和双电源要求的情况下接近ECL速度。

5. 设计注意事项

• 电源去耦：在VCC和接地平面之间放置0.1μF和0.001μF的Z5U陶瓷、云母或聚苯乙烯介质的0805尺寸芯片电容器，并尽量靠近设备端子，以减少电源噪声。
• 终端电阻：终端电阻值应与传输介质的标称特性阻抗匹配，误差在±10%以内，以确保信号的完整性。
• 未使用的使能输入：未使用的使能输入应根据需要连接到VCC或GND，避免出现不稳定的情况。

6. 总结

SN75LVDS32和SN75LVDS9637在高速差分数据传输方面具有出色的性能和可靠性。在实际应用中，工程师需要根据具体的需求和环境，合理选择器件和设计电路，以充分发挥它们的优势。同时，要密切关注器件的各种参数和特性，确保设计的稳定性和有效性。在设计过程中，你是否遇到过类似的高速数据传输问题？你是如何解决的呢？欢迎在评论区分享你的经验。