SN65LVDS94 LVDS 串行解串接收器：设计与应用全解析

在当今高速数据传输的电子领域，LVDS（低电压差分信号）技术凭借其高速度、低功耗和低电磁干扰等优势，成为了众多工程师的首选。今天，我们就来深入探讨德州仪器（TI）的一款优秀 LVDS 串行解串接收器——SN65LVDS94。

文件下载：sn65lvds94.pdf

产品概述

SN65LVDS94 是一款高度集成的 LVDS 串行解串接收器，它将四个串行输入 7 位并行输出的移位寄存器、一个 7 倍时钟合成器以及五个低电压差分信号（LVDS）线路接收器集成在单一集成电路中。这种设计使得它能够通过五条平衡对导体从兼容的发射器（如 SN65LVDS93 和 SN65LVDS95）接收同步数据，并将其扩展为 28 位单端 LVTTL 同步数据，同时以较低的传输速率输出。

关键特性

高速数据处理

支持高达 1.904 Gbps 的吞吐量，非常适合点对点子系统通信，能够满足大多数高速数据传输的需求。

低 EMI 特性

该接收器具有极低的电磁干扰（EMI），这对于对电磁环境要求较高的应用场景来说至关重要，可以有效减少对其他设备的干扰。

单电源供电

仅需单一的 3.3V 电源供电，典型功耗为 250mW，并且在禁用状态下功耗小于 1mW，具有出色的低功耗特性。

宽锁相输入频率范围

锁相输入频率范围为 20 MHz 至 68 MHz，能够适应不同的时钟信号，为设计带来了更大的灵活性。

高可靠性设计

总线引脚能够承受 4KV 的 HBM ESD，提供了一定的静电防护能力，并且满足或超过 ANSI EIA/TIA - 644 标准，保证了产品的可靠性和兼容性。

无需外部组件

PLL（锁相环）无需外部组件，简化了电路设计，降低了成本和 PCB 空间。

功能实现原理

当接收器工作时，高速 LVDS 数据以 7 倍于 LVDS 输入时钟（CLKIN）的速率被接收并加载到寄存器中。然后，数据以 CLKIN 的速率卸载到 28 位宽的 LVTTL 并行总线上。片内的锁相环时钟合成器电路会生成一个 7 倍时钟用于内部时钟，同时为扩展数据生成一个输出时钟。SN65LVDS94 在输出时钟（CLKOUT）的上升沿呈现有效数据。

电气特性与工作条件

绝对最大额定值

在使用过程中，需要注意一些绝对最大额定值，如电源电压范围为 -0.3V 至 4V，任何端子（除 SHTDN 外）的电压范围为 -0.5V 至 Vcc + 0.5V，SHTDN 端子的电压范围为 -0.5V 至 Vcc + 3V 等。超出这些额定值可能会导致设备永久性损坏。

功耗评级

不同的封装在不同温度下有不同的功耗评级。以 DGG 封装为例，在 T ≤ 25℃ 时功率评级为 1377mW，随着温度升高，功率评级会相应下降。

推荐工作条件

推荐的电源电压为 3V 至 3.6V，标称值为 3.3V；SHTDN 引脚的高电平输入电压最小为 2V，低电平输入电压最大为 0.8V；差分输入电压的幅值范围为 0.1V 至 0.6V 等。

应用案例

16 位总线扩展

在 16 位总线应用中，TTL 数据和时钟从与背板总线接口的总线收发器到达 LVDS 串行器的 Tx 并行输入。片内 PLL 将时钟与输入的并行数据同步，数据经过多路复用后转换为 LVDS 信号传输。在接收器端，恢复 LVDS 数据和时钟并转换回 TTL 信号，再经过解复用为并行格式。

带奇偶校验的 16 位总线扩展

在上述应用的基础上，增加了奇偶校验位。发送端的收发器/奇偶校验生成器对数据进行奇偶计算，并将计算结果与数据一起发送。接收端的收发器/奇偶校验生成器进行奇偶计算并与接收到的奇偶位进行比较，如果检测到不匹配则会断言奇偶错误输出。

低成本虚拟背板收发器

通过在子系统序列化链路的两个方向上实现单独的 LVDS 串行解串芯片组，可以实现虚拟背板收发器（VBT）的概念。根据具体应用，设计者可以在其中加入奇偶校验和控制信号延迟线等功能，通过合理配置时钟和控制线可以实现半双工或全双工操作。

总结

SN65LVDS94 以其出色的性能和丰富的功能，为电子工程师在高速数据传输领域提供了一个可靠的解决方案。无论是在高速总线扩展还是虚拟背板等应用中，它都能发挥出重要的作用。在实际设计中，工程师们需要根据具体的应用需求，合理选择工作条件，并充分考虑其电气特性和应用场景，以确保系统的稳定性和可靠性。你在使用类似 LVDS 接收器的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验。