电子说
在高速数据传输领域,LVDS(低电压差分信号)技术凭借其低功耗、高抗干扰能力和高速率传输的优势,成为众多工程师的首选。TI 的 SN65LVDS95 作为一款典型的 LVDS 串行器,在数据传输系统中发挥着重要作用。今天,我们就来深入了解一下这款芯片。
文件下载:sn65lvds95.pdf
SN65LVDS95 是一款 LVDS 串行器/解串器(serdes)发射器,它集成了三个 7 位并行加载串行输出移位寄存器、一个 7 倍时钟合成器和四个低电压差分信号(LVDS)线路驱动器。这些功能使得 21 位单端 LVTTL 数据能够通过 4 个平衡对导体同步传输,供兼容的接收器(如 SN65LVDS96)接收。
当进行数据传输时,数据位 D0 至 D20 在输入时钟信号(CLKIN)的上升沿被加载到 SN65LVDS95 的寄存器中。CLKIN 的频率被乘以 7 倍,然后用于以 7 位切片的方式串行卸载数据寄存器。三个串行数据流和一个锁相时钟(CLKOUT)被输出到 LVDS 输出驱动器。CLKOUT 的频率与输入时钟 CLKIN 相同。
在 16 位总线应用中,来自总线收发器的 TTL 数据和时钟到达 LVDS 串行器的并行输入。片上 PLL 将时钟与输入的并行数据同步,数据被复用为三个不同的线路驱动器,完成 TTL 到 LVDS 的转换。时钟也被转换为 LVDS 并提供给单独的驱动器。在接收器端,LVDS 数据和时钟被恢复,转换回 TTL 并解复用为并行格式。
在上述应用的基础上,增加奇偶校验位可以提高数据传输的可靠性。发送端的收发器/奇偶校验生成器对字节进行奇偶校验计算,并将计算结果与数据一起发送。接收端的收发器/奇偶校验生成器进行奇偶校验计算,并比较输入字节与奇偶校验位的值,若不匹配则输出奇偶校验错误信号。
LVDS 串行器可以作为虚拟背板收发器(VBT)使用。通过在子系统串行链路的两个方向上实现单个 LVDS 串行器芯片组,可以实现 VBT 的概念。设计师可以根据应用需求选择是否添加奇偶校验和控制信号的延迟线等功能,通过适当配置时钟和控制线,可以实现半双工或全双工操作。
SN65LVDS95 以其高性能、高可靠性和低功耗的特点,在高速数据传输领域具有广泛的应用前景。工程师在使用这款芯片时,需要充分了解其特性和工作原理,合理进行电路设计和 PCB 布局,以确保系统的稳定运行。希望通过本文的介绍,能帮助大家更好地掌握 SN65LVDS95 的设计和应用。你在使用类似芯片时遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !