深入解析SN65LVDS93 LVDS串行器：特性、应用与设计要点

在电子工程师的日常工作中，选择合适的芯片来实现高效的数据传输至关重要。今天，我们就来详细探讨一下德州仪器（TI）的SN65LVDS93 LVDS串行器，看看它有哪些特性、适用于哪些应用场景，以及在设计时需要注意的要点。

文件下载：sn65lvds93.pdf

一、SN65LVDS93简介

SN65LVDS93是一款LVDS（低电压差分信号）串行器，它可以将28位单端LVTTL（低电压晶体管 - 晶体管逻辑）数据同步传输到五个平衡对导体上，供兼容的接收器（如SN65LVDS94）接收。该芯片集成了四个7位并行加载串行输出移位寄存器、一个7倍时钟合成器和五个LVDS驱动器，具有诸多出色的特性。

二、特性亮点

1. 高速数据压缩与传输

支持28:4的数据通道压缩，吞吐量高达1.904Gbps，非常适合点对点子系统通信，并且具有极低的电磁干扰（EMI），能有效减少对其他设备的干扰。

2. 灵活的时钟触发与输入

输入总线引脚可承受6kV的人体模型（HBM）静电放电（ESD），增强了芯片的可靠性。输入时钟的上升或下降沿可通过CLKSEL引脚选择触发，为设计提供了更多的灵活性。

3. 低功耗与宽工作范围

仅需单3.3V电源供电，典型功耗为250mW，在禁用状态下功耗小于1mW，有效降低了能源消耗。数据输入具有5V容限，工作温度范围为 -40°C至85°C，适用于各种工业环境。

4. 无需外部组件

芯片内部集成了锁相环（PLL），无需外部组件，减少了电路板的空间占用和设计复杂度。输出满足或超过ANSI EIA/TIA - 644标准，保证了数据传输的稳定性和兼容性。

三、工作原理

当进行数据传输时，数据位D0至D27在输入时钟信号（CLKIN）的边沿被加载到寄存器中。CLKIN的频率被乘以7倍，然后用于以7位切片的方式串行卸载数据寄存器。四个串行数据流和一个锁相时钟（CLKOUT）被输出到LVDS输出驱动器，CLKOUT的频率与CLKIN相同。用户只需通过CLKSEL引脚选择时钟边沿，并可使用SHTDN引脚进行关机/清零操作，以降低功耗。

四、电气特性与参数

1. 绝对最大额定值

• 电源电压范围：-0.5V至4V
• 输出端子电压范围：-0.5V至Vcc + 0.5V
• 输入端子电压范围：-0.5V至5.5V
• 静电放电：不同类别引脚的ESD承受能力不同，如3A类为6kV等
• 工作温度范围：-40°C至85°C
• 存储温度范围：-65°C至150°C

2. 推荐工作条件

• 电源电压：3V至3.6V，典型值为3.3V
• 高电平输入电压：≥2V
• 低电平输入电压：≤0.8V
• 差分负载阻抗：90Ω至132Ω

3. 电气参数

包括输入电压阈值、差分稳态输出电压幅度、共模输出电压等一系列参数，这些参数在不同的测试条件下有明确的取值范围，为设计提供了精确的参考。

五、应用场景

1. 16位总线扩展

在16位总线应用中，TTL数据和时钟从与背板总线接口的总线收发器到达LVDS串行器的并行输入。芯片内部的PLL将时钟与输入的并行数据同步，数据被复用并转换为LVDS信号传输，在接收器端再转换回TTL并解复用为并行格式。

2. 带奇偶校验的16位总线扩展

在上述应用的基础上，增加了奇偶校验位。发送端的收发器/奇偶生成器对LVTTL数据进行奇偶计算，并将计算结果与数据一起传输到接收器。接收器进行LVDS到LVTTL的转换和奇偶计算，若检测到不匹配则输出奇偶错误信号。

3. 虚拟背板收发器（VBT）

通过在子系统序列化链路的两个方向上实现单个LVDS串行器芯片组，可以实现VBT的概念。设计师可以根据应用需求选择是否添加奇偶校验、延迟线等功能，并通过合理配置时钟和控制线实现半双工或全双工操作。

六、设计要点与注意事项

1. 静电防护

该芯片的内置ESD保护有限，在存储或处理时，应将引脚短路或放置在导电泡沫中，以防止MOS栅极受到静电损坏。

2. 电源与负载

确保电源电压在推荐范围内，选择合适的负载阻抗，以保证芯片的正常工作和数据传输的稳定性。

3. 布局与布线

在电路板布局时，应注意LVDS信号的差分对布线，尽量减少信号干扰和串扰。同时，参考示例电路板布局和焊盘设计，确保焊接质量。

七、结语

SN65LVDS93是一款功能强大、性能出色的LVDS串行器，适用于多种数据传输应用场景。在设计过程中，电子工程师需要充分了解其特性、参数和应用要求，合理进行电路设计和布局布线，以确保系统的稳定性和可靠性。你在使用类似芯片时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。