深入剖析SNx5LVDS3xxxx系列高速差分线路接收器

在高速数据传输领域，低电压差分信号（LVDS）技术因其高速、低功耗和抗干扰等优势，被广泛应用。今天，我们就来详细探讨一下德州仪器（TI）的SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637这几款LVDS差分线路接收器。

文件下载：sn65lvds3486.pdf

产品概述

SNx5LVDS3xxxx系列器件满足或超越了ANSI TIA/EIA - 644标准的要求，实现了LVDS的电气特性。该技术将5 - V差分标准电平（如EIA/TIA422B）的输出电压降低，从而降低功耗、提高开关速度，并允许使用3.3 - V电源轨进行操作。在输入共模电压范围内，任何一个差分接收器在±100 - mV的差分输入电压下都能提供有效的逻辑输出状态，且输入共模电压范围允许两个LVDS节点之间存在1 V的接地电位差。

产品特性

电气特性优越

• 电源与速率：采用单3.3 - V电源供电，设计信号速率高达150 Mbps。
• 输入阈值与延迟：差分输入阈值最大为±100 mV，典型传播延迟时间仅为2.1 ns。
• 功耗与ESD保护：在最大数据速率下，每个接收器的典型功耗为60 mW，总线终端ESD保护超过8 kV。
• 逻辑输出与引脚兼容性：输出为低电压TTL（LVTTL）逻辑电平，引脚与AM26LS32、MC3486和μA9637兼容。
• 故障安全设计：具备开路故障安全功能，适用于需要冗余的空间和高可靠性应用。

应用场景广泛

这些器件可用于无线基础设施、电信基础设施和打印机等领域，为高速、点到点的数据传输提供支持。

产品规格

绝对最大额定值与ESD评级

• 电源电压范围为 - 0.5 V至4 V，输入电压范围根据不同引脚有所不同。
• ESD评级方面，人体模型（HBM）总线引脚的静电放电电压为±8000 V。

推荐工作条件

• 电源电压推荐范围为3 V至3.6 V，高电平输入电压（G、G、1,2EN或3,4EN）最小为2 V，低电平输入电压最大为0.8 V。
• 差分输入电压幅度为0.1 V至0.6 V，共模输入电压范围与电源电压和差分输入电压有关。
• 工作温度方面，SN65前缀的器件为 - 40°C至85°C，SN55前缀的器件为 - 55°C至125°C。

热信息

不同封装的器件在热阻、降额因子和功率评级等方面有所差异。例如，SN55LVDS32 FK 20引脚封装的结到环境热阻为76.4°C/W，在TA ≤ 25°C时的功率额定值为1375 mW。

电气与开关特性

• 电气特性方面，包括差分输入电压阈值、高低电平输出电压、电源电流、输入电流等参数。例如，SN55LVDS32在使能且无负载时的电源电流典型值为10 mA。
• 开关特性方面，涵盖传播延迟时间、通道间输出偏斜、输出信号上升和下降时间等。如SN65LVDSxxxx在CL = 10 pF时，低到高电平输出的传播延迟时间典型值为2.1 ns。

典型应用 - 点到点通信

拓扑结构

点到点通信通道具有单个发射器（驱动器）和单个接收器，通常称为单工通信。LVDS驱动器将单端输入信号转换为差分信号，通过100 - Ω特性阻抗的平衡互连介质进行传输，接收器再将差分信号转换为单端恢复信号。

设计要求与步骤

• 设计要求：包括驱动器和接收器的电源电压、输入电压、信号速率、互连特性阻抗、终端电阻等参数。例如，驱动器和接收器的电源电压范围均为3.0 V至3.6 V，互连特性阻抗为100 Ω。
• 详细设计步骤
  • 驱动器电源电压：LVDS驱动器采用单电源供电，电源电压范围为3 V至3.6 V，差分输出电压标称值为340 mV。
  • 驱动器旁路电容：旁路电容在电源分配电路中起着关键作用，应使用多层陶瓷芯片或表面贴装电容（如0603或0805尺寸），以降低旁路电容的引线电感。其值可根据公式[C{chip }=left(frac{Delta I{Maximum SPoange Supply Current }}{Delta V{Maximum Power Supply Noise }}right) × T{Rise Time }]计算。
  • 驱动器输出电压：标准合规的LVDS驱动器输出为1.2 - V共模电压，标称差分输出信号为340 mV。
  • 互连介质与PCB传输线：互连介质可以是双绞线、同轴电缆、扁平带状电缆或PCB走线，其标称特性阻抗应在100 Ω至120 Ω之间，变化不超过10%。PCB传输线常见的结构有微带线和带状线，其特性阻抗由结构尺寸和介电材料特性决定。
  • 终端电阻：终端电阻应与传输线的特性阻抗匹配，通常为90 Ω至110 Ω，并应尽可能靠近接收器放置。

布局指南

拓扑选择

印刷电路板通常提供微带线和带状线两种传输线选项。TI建议在可能的情况下，将LVDS信号路由在微带传输线上，因为微带线可以根据整体噪声预算和反射允许值指定必要的阻抗公差。

介质与板层设计

• 对于LVDS信号，FR - 4或等效材料通常能提供足够的性能。如果TTL/CMOS信号的上升或下降时间小于500 ps，则建议使用介电常数接近3.4的材料，如Rogers™4350或Nelco N4000 - 13。
• 电路板的铜重量、镀层厚度、阻焊层等参数也会影响性能，应遵循一定的设计准则。例如，铜重量从15 g或1/2 oz开始，镀到30 g或1 oz。

堆叠布局

为减少TTL/CMOS与LVDS之间的串扰，建议使用至少两个独立的信号层。常见的四层和六层电路板布局可以有效提高信号完整性，但六层电路板的制造成本相对较高。

走线间距与规则

• 差分对的走线应紧密耦合，以实现电磁场抵消，降低噪声耦合。同时，差分对的走线应具有相同的电气长度，以确保平衡，减少偏斜和信号反射问题。
• 对于相邻的单端走线，应遵循3 - W规则，即走线间距应大于单根走线宽度的两倍，或从走线中心到中心测量为三倍宽度。
• 在使用自动布线器时要谨慎，避免出现尖锐的90°转弯，可使用连续的45°转弯来减少反射。

串扰与接地反弹最小化

为减少串扰，应提供尽可能靠近原始走线的高频电流返回路径，通常通过接地平面实现。同时，应尽量缩短走线长度，并保持接地平面的连续性，避免接地平面出现不连续情况。

总结

SNx5LVDS3xxxx系列高速差分线路接收器凭借其优越的性能和丰富的特性，为高速数据传输应用提供了可靠的解决方案。在设计过程中，我们需要充分考虑产品的规格、应用场景和布局要求，以确保系统的稳定性和可靠性。你在使用LVDS技术进行设计时遇到过哪些挑战呢？欢迎在评论区分享你的经验。