UCC23525：高性能单通道隔离栅极驱动器的深度剖析

在电子工程师的日常设计中，隔离栅极驱动器是功率半导体设备驱动应用里的关键组件。今天我们要深入探讨的 UCC23525，就是这样一款极具特色的单通道隔离栅极驱动器，它专为 IGBT、MOSFET 和 SiC MOSFET 等功率半导体设备打造。

文件下载：ucc23525.pdf

核心特性亮点

UCC23525 的特性十分亮眼，它具备 5A 源电流/5A 灌电流的峰值输出能力，这使得它在驱动功率器件时能够提供强大的动力。其隔离电压高达 (5 kV_{RMS})，拥有强化隔离等级，能有效保障设备在高压环境下的安全运行。并且，它采用了与光耦兼容的输入设计，能够实现引脚对引脚替换光耦隔离栅极驱动器，为工程师在设计时提供了极大的便利。

电气性能优越

• 输出电压与电流：输出驱动器的最大电源电压可达 36V，这为驱动不同类型的功率器件提供了更广泛的选择。在输出电流方面，能够提供稳定的 5A 源电流和 5A 灌电流，确保功率器件的可靠驱动。
• 低延迟与高精度：传播延迟最大仅为 100ns，这意味着信号能够快速准确地传输，减少了系统的响应时间。而通道间的延迟匹配最大为 25ns，脉冲宽度失真最大为 30ns，这些特性保证了信号的高精度传输，使得系统的控制更加精准。
• 高抗干扰能力：它的共模瞬态抗扰度（CMTI）最低为 (200kV/μs)，这使得它在复杂的电磁环境中能够有效抵抗干扰，保证信号的稳定传输。
• 长寿命设计：隔离屏障的使用寿命超过 50 年，这为设备的长期稳定运行提供了可靠保障。

封装与温度特性

UCC23525 采用了拉伸 SO - 6 封装，爬电距离和电气间隙大于 (8.5 mm)，这种设计有助于提高电气绝缘性能，减少漏电风险。其工作结温范围为 –40°C 至 +150°C，能够适应各种恶劣的工作环境。

应用场景广泛

UCC23525 的应用场景非常广泛，涵盖了工业电机控制驱动器、太阳能逆变器、工业电源和不间断电源（UPS）以及感应加热等领域。在这些应用中，它能够充分发挥其高性能和高可靠性的优势，为系统的稳定运行提供有力支持。

详细功能解析

功能框图与信号调制

UCC23525 的信号通过隔离屏障时采用了开关键控（OOK）调制方案。发射器通过发送高频载波来表示数字状态，接收器在经过先进的信号调理后对信号进行解调，并通过缓冲级产生输出。这种调制方式能够高效地传输数字数据，同时，芯片还采用了先进的电路技术来提高 CMTI 性能，并减少高频载波和 IO 缓冲开关产生的辐射干扰。

电源供应

输入级采用了仿真二极管（e - 二极管），无需额外的电源供应。输出电源 VDD 的电压范围为 13V 至 30V，支持双极性电源配置。在双极性电源配置中，通过在栅极施加负电压可以有效防止功率器件因米勒效应而意外导通。对于 IGBT，典型的 VDD 和 VSS 输出电源值分别为 15V 和 - 8V；对于 SiC MOSFET，则为 18V 和 - 5V。在单极性电源配置中，VDD 连接到 15V（IGBT）或 18V（SiC MOSFET），VSS 连接到 0V。

输入级设计

输入级的 e - 二极管具有阳极（Pin 1）和阴极（Pin 3），Pin 2 为无连接引脚。当阳极相对于阴极施加正电压时，会有正向电流 (I{F}) 流入 e - 二极管，其正向电压降典型值为 1.7V。为了限制正向电流，需要使用外部电阻，推荐的正向电流范围为 5mA 至 20mA。当 (I{F}) 超过阈值电流 (I{FLH})（典型值为 1mA）时，会有高频信号通过隔离屏障传输，接收器检测到该信号后会将 (V{out}) 驱动为高电平。e - 二极管的动态阻抗非常小（< 1.0Ω），正向电压降的温度系数 < (0.7 mV /^{circ} C)，这使得正向电流 (I{F}) 在各种工作条件下都能保持出色的稳定性。如果阳极电压低于 (V{F - HL})（0.8V）或反向偏置，栅极驱动器输出将被驱动为低电平，e - 二极管的反向击穿电压 > 6V，这使得它能够在互锁架构中稳定工作。

输出级特性

输出级具有 ±5A 的峰值驱动能力，适用于高功率应用。它可以直接驱动 SiC MOSFET 模块、IGBT 模块或并联的分立器件，也可以通过额外的缓冲级驱动更高功率的模块或并联模块。无论 VDD 的值如何，峰值源电流和灌电流都能保持在 5A。当输入引脚处于浮空状态时，输出会被拉低，这是一个重要的安全功能。输出级采用了 NMOS 上拉和固有自举栅极驱动，实现了轨到轨输出。在直流条件下，PMOS 用于将输出连接到 VDD，NMOS 的低上拉阻抗在导通瞬态期间提供了强大的驱动能力，缩短了功率半导体输入电容的充电时间，降低了导通开关损耗。

保护功能完善

• 欠压锁定（UVLO）：UVLO 功能应用于 VDD 和 VSS 引脚，可防止 IGBT 和 MOSFET 出现欠驱动情况。当 (V{DD}) 低于 (UVLO {R}) 时，无论输入正向电流如何，受影响的输出都会被拉低。VDD UVLO 保护具有滞后特性，可防止电源产生的接地噪声导致的抖动，允许器件在启动和工作电流突然增加时承受小的偏置电压下降。
• 主动下拉：当 VDD 电源无连接时，主动下拉功能会将 IGBT 或 MOSFET 的栅极拉低，通过将 (V_{OUT}) 引脚钳位到约 2V 来防止 IGBT 和 MOSFET 误开启。
• 短路钳位：短路钳位功能用于在短路条件下钳位驱动器输出电压，将输出引脚电压 (V{OUT}) 拉至略高于 (V{DD}) 电压，保护 IGBT 或 MOSFET 栅极免受过压击穿或损坏。该功能通过在驱动器内部的专用引脚和 VDD 引脚之间添加二极管连接来实现，内部二极管可在 10µs 内传导高达 500mA 的电流，连续电流为 20mA，必要时可使用外部肖特基二极管来提高电流传导能力。
• ESD 保护：UCC23525 的 ESD 保护结构采用多个二极管，为器件提供了可靠的静电放电保护，确保器件在静电环境下的安全运行。

应用与设计要点

应用信息

UCC23525 主要用于功率半导体设备的驱动，如 MOSFET、IGBT 或 SiC MOSFET 等。与标准光耦隔离栅极驱动器不同，它采用 e - 二极管作为输入级。要使 e - 二极管导通，需要向阳极注入 5mA 至 20mA 的正向电流，这通常需要在 MCU 和 UCC23525 输入级之间使用缓冲器，并在缓冲器和输入级之间使用电阻来限制电流。在选择电阻时，需要考虑电阻公差、缓冲器电源电压公差和缓冲器输出阻抗等因素，以确保 e - 二极管的正向电流在推荐范围内。这种电流驱动的输入级具有出色的抗噪能力，非常适合高功率电机驱动系统，特别是在 MCU 无法靠近隔离栅极驱动器的情况下。UCC23525 在 1000V 共模电压下的 CMTI 性能超过 (200kV/μs)。

典型应用设计

输入电阻选择

在选择输入电阻时，要确保目标正向电流 (I{F}) 在 5mA 至 20mA 之间。需要考虑的因素包括电源电压 (V{SUP}) 的变化、电阻的制造商公差和温度变化、e - 二极管正向电压降的变化等。以单缓冲器和阳极电阻组合驱动输入级为例，根据不同的参数假设，可以计算出 (R_{EXT}) 的取值范围，一般在 115Ω 至 757Ω 之间。

栅极驱动器输出电阻

外部栅极驱动器电阻 (R{G(ON)}) 和 (R{G(OFF)}) 用于限制寄生电感和电容引起的振铃、高电压或高电流开关的 dv/dt 和 di/dt 以及体二极管反向恢复引起的振铃，还可以微调栅极驱动强度，优化开关损耗，减少电磁干扰（EMI）。可以通过相应的公式计算峰值源电流和灌电流，同时要注意 PCB 布局和负载电容对峰值电流的影响，TI 强烈建议尽量减小栅极驱动器环路。

估算栅极驱动器功率损耗

栅极驱动器子系统的总损耗 (P{G}) 包括 UCC23525 器件的功率损耗 (P{GD}) 和外围电路的功率损耗。(P{GD}) 可以分为静态功率损耗 (P{GDQ}) 和开关操作损耗 (PGDSW)。静态功率损耗包括输入级和输出级的静态功耗，开关操作损耗与负载电容有关，通过相应的公式可以计算出具体的损耗值。在不同的情况下，如线性上拉/下拉电阻和非线性上拉/下拉电阻，UCC23525 栅极驱动器的损耗计算方式有所不同。

估算结温

可以使用公式 (T{J}=T{C}+Psi{JT}×P{D}) 来估算 UCC23525 的结温 (T{J})，其中 (T{C}) 是 UCC23525 外壳顶部温度，(Psi{JT}) 是结到顶部的表征参数。使用 (Psi{JT}) 代替结到外壳的热阻 (R_{theta JC}) 可以大大提高结温估算的准确性，因为大多数 IC 的大部分热能是通过封装引脚释放到 PCB 中，只有一小部分通过外壳顶部释放。

选择 (V_{DD}) 电容

为 (V{DD}) 选择旁路电容对于实现可靠性能至关重要。TI 建议选择具有足够电压额定值、温度系数和电容公差的低 ESR 和低 ESL 的表面贴装多层陶瓷电容器（MLCC），例如 50V、10μF MLCC 和 50V、0.22μF MLCC。如果偏置电源输出与 (V{CC}) 引脚距离较远，应使用大于 10μF 的钽电容或电解电容与 (C_{VDD}) 并联。

电源供应建议

UCC23525 的推荐输入电源电压 (V_{DD}) 范围为 13V 至 30V，下限由内部 UVLO 保护功能决定，上限取决于被驱动功率器件的最大栅极电压。在 VDD 和 VSS 引脚之间应放置一个 220nF 至 10μF 的本地旁路电容，TI 建议再并联一个 100nF 的电容用于高频滤波，且两个电容应尽量靠近器件。如果应用中只有一个初级侧电源，可以使用变压器驱动器（如 Texas Instruments 的 SN6501 或 SN6505A）为次级侧生成隔离电源。

PCB 布局要点

布局准则

• 元件放置：低 ESR 和低 ESL 的电容应靠近器件连接在 VDD 和 VSS 引脚之间，以旁路噪声并支持外部功率晶体管导通时的高峰值电流。同时，要尽量减小顶部晶体管源极和底部晶体管源极之间的寄生电感，以避免 VSS 引脚连接到开关节点时出现大的负瞬变。
• 接地考虑：将为晶体管栅极充电和放电的高峰值电流限制在最小的物理区域内非常重要，这可以降低环路电感，减少晶体管栅极端子上的噪声。栅极驱动器应尽量靠近晶体管放置。
• 高压考虑：为确保初级侧和次级侧之间的隔离性能，应避免在驱动器器件下方放置任何 PCB 走线或铜箔，建议使用 PCB 切口或凹槽来防止可能影响隔离性能的污染。
• 热考虑：如果驱动电压高、负载重或开关频率高，UCC23525 可能会消耗大量功率。合理的 PCB 布局可以帮助将热量从器件散发到 PCB 中，最小化结到板的热阻抗（(theta_{JB})）。建议增加连接到 VDD 和 VSS 引脚的 PCB 铜箔面积，优先考虑最大化与 VSS 的连接，但要同时满足高压 PCB 设计的要求。如果系统有多层，TI 建议通过多个适当尺寸的过孔将 VDD 和 VSS 引脚连接到内部接地或电源平面，过孔应靠近 IC 引脚以最大化热导率，同时要注意不同高压平面的走线和铜箔不要重叠。

布局示例与 PCB 材料

文档中提供了 PCB 布局示例，展示了信号和关键组件的标注。在 PCB 材料方面，建议使用标准的 FR - 4 UL94V - 0 印刷电路板，因其在高频下具有较低的介电损耗、较少的吸湿性、较高的强度和刚度以及自熄性等优点。

总结

UCC23525 凭借其卓越的性能、丰富的保护功能和灵活的应用设计，为电子工程师在功率半导体设备驱动设计中提供了一个优秀的选择。无论是在工业电机控制、太阳能逆变器还是其他相关领域，它都能够发挥出重要的作用。在实际设计过程中，工程师需要充分考虑其各项特性和设计要点，以确保系统的高性能和可靠性。大家在使用 UCC23525 进行设计时，有没有遇到过什么特别的问题呢？欢迎在评论区分享交流。