探索 DRV8351-SEP：40V 三相 BLDC 栅极驱动器的卓越性能

在电子工程师的日常工作中，为三相无刷直流（BLDC）电机控制寻找合适的栅极驱动器是一项至关重要的任务。今天，我们就来深入了解一款性能卓越的产品——德州仪器（TI）的 DRV8351-SEP 40V 三相 BLDC 栅极驱动器。

文件下载：drv8351-sep.pdf

一、产品概述

1.1 关键特性总结

DRV8351-SEP 是一款专为三相电机驱动应用设计的栅极驱动器，具有以下显著特点：

• 电压与电流驱动能力：能够驱动 N 沟道 MOSFET（NMOS），栅极驱动器电源（GVDD）范围为 5 - 15V，MOSFET 电源（SHx）最高支持 40V。具备高达 750mA 的源极电流和 1.5A 的灌电流能力，总平均输出电流为 30mA。
• 辐射性能优异：抗单粒子锁定（SEL）、单粒子烧毁（SEB）和单粒子翻转（SET）能力高达 (LET = 43 MeV - cm^2 / mg)，TID 特性高达 30 krad(Si)，且每个晶圆批次都能保证 TID 性能。不过在单粒子效应（SEE）和单粒子烧毁（SEB）表征过程中会观察到交叉导通事件，具体可参考 SEE 报告。
• 集成与设计优势：采用空间增强型塑料（space EP），具有受控基线、单一组装/测试站点和单一制造站点，产品生命周期长且可追溯。集成了自举二极管，支持反相和非反相 INLx 输入，采用自举栅极驱动架构。
• 低泄漏与高耐压：SHx 引脚泄漏电流低（< 55µA），绝对最大 BSTx 电压高达 57.5V，支持 SHx 上高达 -22V 的负瞬变。
• 保护与性能优化：具有固定的 200ns 死区时间插入，支持 3.3V 和 5V 逻辑输入（绝对最大 20V），典型传播延迟匹配为 4ns，采用紧凑的 TSSOP 封装，集成了 BST 欠压锁定（BSTUV）和 GVDD 欠压（GVDDUV）等保护特性。

1.2 产品外观与封装信息

DRV8351-SEP 有两种封装型号 DRV8351DMP WTSEP 和 DRV8351DIMP WTSEP，均采用 TSSOP (20) 封装，封装尺寸为 6.50mm × 6.40mm，主体尺寸为 6.40mm × 4.40mm。

二、产品详细特性分析

2.1 三相 BLDC 栅极驱动器

2.1.1 驱动原理

DRV8351-SEP 集成了三个半桥栅极驱动器，每个驱动器都能驱动高侧和低侧 N 沟道功率 MOSFET。GVDD 为低侧 MOSFET 提供栅极偏置电压，高侧电压则通过自举电容和 GVDD 电源产生。这些半桥栅极驱动器既可以组合使用来驱动三相电机，也可以单独驱动其他类型的负载。

2.1.2 栅极驱动器时序

• 传播延迟：传播延迟时间 (t_{pd}) 是指从输入逻辑边沿到检测到输出变化的时间，它由输入去毛刺延迟和模拟栅极驱动器延迟两部分组成。输入去毛刺器可防止输入引脚上的高频噪声影响栅极驱动器的输出状态，而模拟栅极驱动器的小延迟则会对器件的整体传播延迟产生影响。
• 死区时间与交叉导通预防：在正常工作时，为防止高侧和低侧同时导通导致直通现象，DRV8351-SEP 会在高侧和低侧输入同时为逻辑高时关闭高侧和低侧输出。在 DRV8351D - SEP 中，插入了典型值为 200ns 的固定死区时间，以避免高侧和低侧栅极输出同时开启。不过，在单粒子效应（SEE）和单粒子烧毁（SEB）表征过程中，该产品出现了交叉导通现象，具体详情需参考 SEE 报告。

2.1.3 输入模式选择

DRV8351-SEP 的 INLx 输入具有灵活性，有反相和非反相输入两种不同的器件选项可供选择。

2.2 引脚结构与功能

不同的输入引脚结构会影响栅极驱动器的输出状态。INHx 和非反相 INLx 具有无源下拉电阻，当输入浮空时，栅极驱动器输出被拉低；而反相 INLx 具有无源上拉电阻，当输入浮空时，低侧栅极驱动器输出被拉低。

2.3 栅极驱动器保护电路

2.3.1 BSTx 欠压锁定（BSTUV）

DRV8351-SEP 为每个相位都配备了独立的电压比较器，用于检测欠压情况。当 BSTx 引脚电压低于 (V_{BSTUV}) 阈值时，该相位的高侧外部 MOSFET 会通过将 GHx 引脚置为高阻态（Hi - Z）来禁用。当 BSTUV 条件消除，并且在检测到 BSTUV 条件的同一相位的 INHx 输入上检测到从低到高的 PWM 边沿时，正常操作将恢复。这一保护机制确保了在 BSTx 引脚电压较低时，高侧 MOSFET 不会被驱动。

2.3.2 GVDD 欠压锁定（GVDDUV）

当 GVDD 引脚电压低于 (V_{GVDDUV}) 阈值电压时，所有外部 MOSFET 都会被禁用。当 GVDDUV 条件消除后，正常操作将重新开始。这一保护措施保证了在 GVDD 输入电压较低时，外部 MOSFET 不会被驱动。

三、产品应用与设计要点

3.1 应用领域

DRV8351-SEP 主要应用于三相无刷直流电机控制，适用于国防、航空航天和医疗等领域，如推进器万向节机构、天线指向机构、反作用轮和推进剂控制阀等。

3.2 典型应用设计

3.2.1 设计参数选择

以一个具体设计为例，选择 MOSFET 型号为 CSD19532Q5B，栅极电源电压 (V{GVDD}) 为 12V，栅极电荷 (Q{G}) 为 48nC。

3.2.2 自举电容和 GVDD 电容选择

自举电容的大小需要保证自举电压在正常工作时高于欠压锁定阈值。通过公式 (Delta V{BSTX} = V{GVDD} - V{BOOTD} - V{BSTUV}) 可计算出自举电容上允许的最大电压降。在本示例中，允许的电压降为 6.65V。TI 建议尽量减小自举电容和 GVDD 电容上的纹波电压，许多商业、工业和汽车应用的纹波值在 0.5V 至 1V 之间。

每个开关周期所需的总电荷可以通过公式 (Q{TOT}=Q{G}+frac{I{L{BS_TRANS}}}{f{SW}}) 估算，在本示例中为 59nC。假设 (Delta V{BSTx}) 为 1V，可估算出最小自举电容 (C{BST_MIN}=Q{TOT}/Delta V_{BSTX}=59nF)。实际应用中，为了应对各种瞬态情况，自举电容的值应大于计算值，TI 建议使用 100nF 的自举电容，并将其尽可能靠近 BSTx 和 SHx 引脚放置。

对于 GVDD 电容，TI 建议 (C{GVDD} geq 10 × C{BSTX})，在本示例中选择 1µF 的电容。同时，应选择额定电压至少为电容所承受最大电压两倍的电容，以提高系统的长期可靠性。

3.3 电源与布局建议

3.3.1 电源建议

DRV8351-SEP 设计工作在 4.8V 至 15V 的输入电压范围（GVDD）内。应在 GVDD 和 GND 引脚之间放置一个本地旁路电容，该电容应尽可能靠近器件。建议使用低 ESR 的陶瓷表面贴装电容，可在 GVDD 和 GND 之间使用两个电容：一个低电容陶瓷表面贴装电容用于高频滤波，放置在非常靠近 GVDD 和 GND 引脚的位置；另一个高电容值的表面贴装电容用于满足器件的偏置要求。同样，GHx 引脚提供的电流脉冲来自 BSTx 引脚，因此建议在 BSTx 和 SHx 之间连接一个电容，其电容值应足够大以提供 GHx 脉冲。

3.3.2 布局指南

• 电容放置：应将低 ESR/ESL 电容靠近器件连接在 GVDD 和 GND 之间以及 BSTx 和 SHx 引脚之间，以支持外部 MOSFET 开启时从 GVDD 和 BSTx 引脚汲取的高峰值电流。
• 电压瞬变抑制：为防止顶部 MOSFET 漏极出现大的电压瞬变，应在高侧 MOSFET 漏极和地之间连接一个低 ESR 电解电容和一个高质量的陶瓷电容。
• 寄生电感最小化：为避免开关节点（SHx）引脚出现大的负瞬变，应尽量减小高侧 MOSFET 源极和低侧 MOSFET 源极之间的寄生电感。同时，应尽量减小 GHx、SHx 和 GLx 连接的寄生电感，尽可能缩短走线长度并减少过孔数量，建议最小走线宽度为 10mil，典型值为 15mil。
• 器件靠近放置：应将栅极驱动器尽可能靠近 MOSFET 放置，通过缩短走线长度将对 MOSFET 栅极进行充放电的高峰值电流限制在最小的物理区域内，以降低环路电感并减少 MOSFET 栅极端子上的噪声问题。

四、总结

DRV8351-SEP 凭借其出色的性能和丰富的特性，为三相 BLDC 电机控制设计提供了一个强大而可靠的解决方案。在使用这款产品时，工程师需要根据具体的应用需求，合理选择设计参数，遵循电源和布局建议，以充分发挥其性能优势。你在使用类似栅极驱动器时遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。

以上就是关于 DRV8351-SEP 40V 三相 BLDC 栅极驱动器的详细介绍，希望对各位电子工程师的设计工作有所帮助。