UCC21540-Q1 强化隔离双通道栅极驱动器：设计与应用指南

在电子设计领域，栅极驱动器是连接控制电路和功率晶体管的关键组件，它对于快速切换功率晶体管、降低开关功率损耗起着至关重要的作用。今天，我们就来深入探讨一款功能强大的栅极驱动器——UCC21540-Q1。

文件下载：ucc21540a-q1.pdf

一、UCC21540-Q1 概述

UCC21540-Q1 是一款经过 AEC Q100 认证的强化隔离双通道栅极驱动器，具有可编程死区时间和宽温度范围的特点。它能在 -40°C 至 150°C 的结温范围内保持稳定性能，适用于各种恶劣的工作环境。其输出驱动电源最高可达 18V，还提供 5V 和 8V 的 VDD 欠压锁定（UVLO）选项，共模瞬态抗扰度（CMTI）大于 125V/ns，能有效抵抗共模干扰。在开关参数方面，典型传播延迟为 33ns，最大脉冲宽度失真为 6ns，最大 VDD 上电延迟为 10µs，这些优秀的性能指标使其在众多应用场景中脱颖而出。

二、产品特性

（一）认证与安全

• AEC Q100 认证：符合汽车级标准，具有较高的可靠性和稳定性，适用于汽车电子等对安全性要求极高的领域。
• 功能安全质量管理：提供相关文档，有助于设计功能安全系统，为工程师在设计安全关键应用时提供了有力的支持。

（二）电气性能

• 宽温度范围：能在 -40°C 至 150°C 的结温范围内正常工作，适应各种恶劣的环境条件，确保设备在不同温度下都能稳定运行。
• 高输出驱动能力：输出驱动电源最高可达 18V，具备 4A 峰值源电流和 6A 峰值灌电流，能够轻松驱动功率 MOSFET、IGBT 和 GaN 晶体管等多种功率器件。
• 高 CMTI：CMTI 大于 125V/ns，能有效抵抗共模瞬态干扰，保证信号传输的准确性和稳定性，减少误操作的发生。

（三）保护特性

• 可编程死区时间：通过在 DT 引脚和 GND 之间连接一个电阻 (R{DT})，可以根据公式 (t{DT} approx 10 × R_{DT}) 来调整死区时间，有效防止半桥应用中的直通现象，提高系统的安全性。
• 禁用功能：当 DIS 引脚置高时，两个输出将同时关闭，方便工程师在需要时对驱动器进行控制和保护。
• 欠压锁定（UVLO）：对输入和输出电源都具有 UVLO 保护功能，当电源电压低于设定的阈值时，输出将被锁定为低电平，避免设备在异常电压下工作，延长设备的使用寿命。

三、应用领域

UCC21540-Q1 的灵活性和高性能使其在众多领域都有广泛的应用，包括混合动力汽车（HEV）和电动汽车（EV）电池充电器、AC - DC 和 DC - DC 电源中的隔离式转换器、电机驱动器和逆变器以及不间断电源（UPS）等。这些应用场景对设备的可靠性、效率和安全性要求极高，UCC21540-Q1 凭借其优秀的性能能够很好地满足这些需求。

四、引脚配置与功能

（一）引脚功能概述

UCC21540-Q1 采用 14 引脚 SOIC 封装（DWK），各引脚具有不同的功能。输入引脚 INA 和 INB 用于接收控制信号，输出引脚 OUTA 和 OUTB 连接到功率晶体管的栅极，为其提供驱动信号。VCCI 为初级侧电源引脚，VDDA 和 VDDB 为次级侧电源引脚，GND 为初级侧接地引脚，VSSA 和 VSSB 为次级侧接地引脚。DIS 引脚用于禁用两个输出，DT 引脚用于可编程死区时间控制。

（二）关键引脚注意事项

• DIS 引脚：当不使用该引脚时，建议将其接地，以提高噪声免疫力。如果需要连接到微控制器，建议在 DIS 引脚附近使用一个约 1nF 的低 ESR/ESL 电容进行旁路，以减少干扰。
• DT 引脚：当不需要使用死区时间功能时，将 DT 引脚连接到 VCCI；如果需要设置死区时间，则在 DT 引脚和 GND 之间连接一个电阻 (R_{DT})，并在 DT 引脚附近使用一个 ≤1nF 的陶瓷电容进行旁路，以提高噪声免疫力。同时，不建议将 DT 引脚浮空，以免影响系统的稳定性。

五、技术规格

（一）绝对最大额定值

了解设备的绝对最大额定值对于确保设备的安全运行至关重要。例如，输入偏置引脚电源电压（VCCI 到 GND）的范围为 -0.3V 至 20V，驱动器偏置电源（VDDA - VSSA、VDDB - VSSB）的范围为 -0.3V 至 30V 等。在设计过程中，必须确保设备的工作电压和电流不超过这些额定值，否则可能会导致设备永久性损坏。

（二）ESD 评级

该设备的人体模型（HBM）静电放电评级为 ±2000V，带电设备模型（CDM）评级为 ±1000V，这表明设备具有一定的抗静电能力。但在实际操作中，仍然需要采取适当的静电防护措施，如佩戴防静电手套、使用防静电工作台等，以防止静电对设备造成损害。

（三）推荐工作条件

推荐的输入电源电压（VCCI）为 3V 至 5.5V，输出偏置电源电压（VDDA/VDDB）范围为 6.0V 至 18V。在设计电源电路时，应确保电源电压在推荐范围内，以保证设备的正常工作。同时，要注意电源的稳定性和纹波，避免因电源波动而影响设备的性能。

六、典型应用设计

以 UCC21540-Q1 驱动 650V MOSFET 在高低侧配置中的应用为例，我们来详细介绍一下设计过程。

（一）设计要求

在这个应用中，我们需要使用 650V、150 - mΩ (R{DS_ON}) 且 (V{GS}) 为 12V 的功率晶体管，VCC 为 5.0V，VDD 为 12V，输入信号幅度为 3.3V，开关频率为 100kHz，死区时间为 200ns，直流母线电压为 400V。

（二）详细设计步骤

1. INA/INB 输入滤波器设计：为了过滤非理想布局或长 PCB 走线引入的振铃，可使用一个 (R{IN}-C{IN}) 输入滤波器。推荐 (R{IN}) 在 0Ω 至 100Ω 之间，(C{IN}) 在 10pF 至 100pF 之间。在本示例中，选择 (R{IN}=51Ω) 和 (C{IN}=33pF)，其转折频率约为 100MHz。在选择这些组件时，要注意在良好的噪声免疫力和传播延迟之间进行权衡。
2. 死区时间电阻和电容选择：根据公式 (t{DT} approx 10 × R{DT})，选择一个 20kΩ 的电阻来设置 200ns 的死区时间，并在 DT 引脚附近并联一个 ≤1nF 的电容以提高噪声免疫力。
3. 外部自举二极管和串联电阻选择：自举电容在每个周期内通过外部自举二极管由 VDD 充电，因此需要选择高压、快速恢复且正向压降小、结电容低的二极管，以减少反向恢复损耗和接地噪声反弹。在本示例中，由于直流母线电压为 400V，选择 600V 的超快二极管 MURA160T3G。同时，使用一个 2.7Ω 的限流电阻 (R_{BOOT}) 来限制自举二极管的浪涌电流和 VDDA - VSSA 电压的上升斜率。
4. 栅极驱动器输出电阻选择：外部栅极驱动器电阻 (R{ON}/R{OFF}) 用于限制寄生电感/电容引起的振铃、高压/大电流开关 (dv/dt)、(di/dt) 和体二极管反向恢复引起的振铃，微调栅极驱动强度以优化开关损耗，并减少电磁干扰（EMI）。可以根据相关公式计算峰值源电流和峰值灌电流，同时要注意 PCB 布局和负载电容对峰值电流的影响，尽量减小栅极驱动回路的长度，以降低寄生电感的影响。
5. 栅源电阻选择：推荐在栅极和源极之间连接一个电阻 (R_{GS})，其阻值通常在 5.1kΩ 至 20kΩ 之间，用于在栅极驱动器输出无电源且处于不确定状态时将栅极电压拉低，同时减轻米勒电流引起的 (dv/dt) 导通风险。
6. 栅极驱动器功率损耗估算：栅极驱动器子系统的总损耗 (P{G}) 包括 UCC21540 - Q1 的功率损耗 (P{GD}) 和外围电路的功率损耗。(P{GD}) 可以通过计算静态功率损耗 (P{GDQ}) 和开关操作损耗 (P{GDO}) 来估算。在本示例中，通过测量和计算得到 (P{GD}) 约为 127mW。
7. 结温估算：可以使用公式 (T{J}=T{C}+Psi{JT} × P{GD}) 来估算 UCC21540 - Q1 的结温。其中 (T{J}) 为结温，(T{C}) 为通过热电偶或其他仪器测量得到的 UCC21540 - Q1 管壳顶部温度，(Psi{JT}) 为结到顶部的特性参数。使用 (Psi{JT}) 可以大大提高结温估算的准确性。
8. VCCI、VDDA/B 电容选择：为了实现可靠的性能，需要为 VCCI、VDDA 和 VDDB 选择旁路电容。推荐选择低 ESR 和低 ESL 的表面贴装多层陶瓷电容（MLCC），并注意 DC 偏置对 MLCC 实际电容值的影响。对于 VCCI 电容，推荐使用一个 25V、电容值超过 100nF 的 MLCC；如果偏置电源输出与 VCCI 引脚距离较远，可并联一个电容值超过 1µF 的钽电容或电解电容。对于 VDDA 电容（自举电容），需要根据总电荷需求和电压纹波来选择合适的电容值，并留一定的余量。在本示例中，选择一个 50V、1µF 的电容，并并联一个 100nF 的 X7R 陶瓷电容以优化瞬态性能。对于 VDDB 电容，根据通道 B 的电流需求，选择一个 50V、10µF 的 MLCC 和一个 50V、220nF 的 MLCC。

七、布局注意事项

（一）组件放置

将低 ESR 和低 ESL 电容靠近设备放置在 VCCI 和 GND 引脚之间以及 VDD 和 VSS 引脚之间，以支持外部功率晶体管开启时的高峰值电流。在桥接配置中，要尽量减小顶部晶体管源极和底部晶体管源极之间的寄生电感，以避免开关节点 VSSA（HS）引脚出现大的负瞬变。当从远处的微控制器或高阻抗源驱动 DIS 引脚时，建议在 DIS 引脚和 GND 之间添加一个 ≥1000pF 的小旁路电容；如果使用死区时间功能，将编程电阻 (R_{DT}) 和旁路电容靠近 DT 引脚放置，以防止噪声意外耦合到内部死区时间电路。

（二）接地

将充电和放电晶体管栅极的高峰值电流限制在最小的物理环路面积内，以降低环路电感，减少晶体管栅极端子上的噪声。栅极驱动器应尽可能靠近晶体管放置，以减小寄生电感的影响。同时，要注意高电流路径，包括自举电容、自举二极管、本地 VSSB 参考旁路电容和低侧晶体管体/反并联二极管，尽量减小这些环路在电路板上的长度和面积，以确保可靠的操作。

（三）高压考虑

为了确保初级侧和次级侧之间的隔离性能，避免在驱动器设备下方放置任何 PCB 走线或铜箔，建议使用 PCB 切口以防止可能影响隔离性能的污染。在半桥或高低侧配置中，要最大化 PCB 布局中高低侧 PCB 走线之间的间隙距离，以提高耐压能力。

（四）散热

如果驱动电压高、负载重或开关频率高，UCC21540 - Q1 可能会消耗大量功率。合理的 PCB 布局有助于将热量从设备散发到 PCB 上，并最小化结到板的热阻（θJB）。建议增加连接到 VDDA、VDDB、VSSA 和 VSSB 引脚的 PCB 铜箔面积，优先考虑最大化与 VSSA 和 VSSB 的连接。如果系统有多层电路板，还可以通过多个合适尺寸的过孔将 VDDA、VDDB、VSSA 和 VSSB 引脚连接到内部接地或电源平面，但要确保不同高压平面的走线或铜箔不重叠。

八、总结

UCC21540 - Q1 作为一款功能强大的强化隔离双通道栅极驱动器，具有众多优秀的特性和广泛的应用前景。通过合理的设计和布局，可以充分发挥其性能优势，满足各种应用场景的需求。在实际设计过程中，工程师们需要根据具体的应用要求，仔细选择组件参数，注意布局细节，以确保系统的可靠性和稳定性。同时，要不断关注器件的技术规格和应用指南的更新，以便更好地应对各种挑战。大家在实际应用中有没有遇到过什么问题呢？欢迎在评论区分享交流。