UCC20225-Q1和UCC20225A-Q1：汽车48V系统隔离式双路栅极驱动器的卓越之选

在电子工程师的日常工作中，为各种应用选择合适的栅极驱动器是一项关键任务。今天，我们就来深入探讨德州仪器（TI）推出的UCC20225-Q1和UCC20225A-Q1，这两款隔离式双路栅极驱动器专为汽车48V系统量身打造，具有众多出色的特性和广泛的应用前景。

文件下载：ucc20225a-q1.pdf

特性亮点

高可靠性认证

UCC20225-Q1和UCC20225A-Q1通过了AEC Q100认证，具备设备温度等级1、H2级人体模型（HBM）静电放电（ESD）分类以及C6级带电器件模型（CDM）ESD分类。这意味着它们能够在严苛的汽车环境中稳定工作，有效抵御静电干扰，为系统的可靠性提供了坚实保障。

单输入双输出设计

采用单PWM输入、双输出的架构，这种设计不仅简化了电路布局，还能实现高效的功率传输。同时，其电阻可编程死区时间功能，让工程师可以根据实际需求灵活调整死区时间，优化电路性能。

强大的输出能力

具备4A峰值源电流和6A峰值灌电流输出，能够为功率晶体管提供足够的驱动能力。此外，其共模瞬态抗扰度（CMTI）大于100V/ns，可有效抑制共模干扰，确保信号的稳定传输。

出色的开关参数

典型传播延迟仅为19ns，最大延迟匹配为5ns，最大脉冲宽度失真为6ns。这些优秀的开关参数使得驱动器能够快速响应输入信号，减少开关损耗，提高系统效率。

宽电压范围

输入VCCI范围为3V至18V，VDD最高可达25V，并提供5V和8V的欠压锁定（UVLO）选项。宽电压范围的设计使得驱动器能够适应不同的电源电压，增强了系统的兼容性和灵活性。

抗干扰能力强

能够拒绝短于5ns的输入瞬变，输入与TTL和CMOS兼容，进一步提高了驱动器的抗干扰能力和信号处理能力。

紧凑封装与安全认证

采用5mm x 5mm的节省空间型LGA-13封装，便于在有限的空间内进行布局。同时，还具备多项安全相关认证，如VDE V 0884-11:2017的3535-VPK隔离、UL 1577的2500-VRMS隔离1分钟以及GB4943.1-2011的CQC认证，为系统的安全运行提供了可靠保障。

应用领域

UCC20225-Q1和UCC20225A-Q1适用于多种汽车应用，特别是汽车外部音频放大器和汽车48V系统。在这些应用中，驱动器能够为功率晶体管提供高效、稳定的驱动，确保系统的性能和可靠性。

详细描述

功能概述

控制器在驱动功率晶体管时，往往无法提供足够的电流。为了快速切换功率晶体管并减少开关损耗，高电流栅极驱动器应运而生。UCC20225-Q1系列就是这样一款灵活的双路栅极驱动器，它可以配置为适应各种电源和电机驱动拓扑，还能驱动多种类型的晶体管，如SiC MOSFET。

功能框图

从功能框图可以看出，该驱动器具有PWM输入、UVLO保护、死区控制和功能隔离等模块。这些模块协同工作，确保驱动器能够稳定、高效地运行。

特性描述

VDD、VCCI和欠压锁定（UVLO）

驱动器的VDD和VCCI引脚都具备内部欠压锁定（UVLO）保护功能。当VDD偏置电压低于启动阈值或启动后低于关断阈值时，VDD UVLO功能会将受影响的输出拉低。同样，输入侧的VCCI也有UVLO保护，确保只有当VCCI电压超过启动阈值时，设备才会激活。此外，UVLO保护还具有滞后特性，可防止电源噪声引起的抖动，保证设备的稳定运行。

输入和输出逻辑表

通过输入和输出逻辑表，我们可以清晰地了解驱动器在不同输入条件下的输出状态。例如，当PWM输入为低或悬空，DISABLE引脚为低或悬空时，OUTA输出为低，OUTB输出为高。

输入级

输入引脚（PWM和DIS）基于TTL和CMOS兼容的输入阈值逻辑，与VDD电源电压完全隔离。典型的高阈值为1.8V，低阈值为1V，且受温度影响较小。宽滞后（0.8V）设计使得驱动器具有良好的抗噪声能力和稳定的运行性能。

输出级

输出级采用了上拉结构，在功率开关导通的米勒平台区域能提供最高的峰值源电流。上拉结构由P沟道MOSFET和一个额外的N沟道MOSFET并联组成，N沟道MOSFET在输出状态从低到高转换时短暂开启，提供峰值源电流的短暂提升，实现快速导通。下拉结构则由N沟道MOSFET组成。两个输出都能提供4A峰值源电流和6A峰值灌电流脉冲，输出电压在VDD和VSS之间摆动，实现轨到轨操作。

二极管结构

驱动器的ESD保护组件中包含多个二极管，这些二极管为设备的绝对最大额定值提供了图形化表示，有助于工程师在设计时确保设备的安全运行。

设备功能模式

禁用引脚

将DISABLE引脚置高可同时关闭两个输出，将其接地或悬空则允许驱动器正常工作。DISABLE响应时间在20ns左右，与传播延迟相当，响应迅速。建议在不使用DISABLE引脚时将其接地，以提高抗噪声能力。

可编程死区时间（DT）引脚

用户可以通过以下方式调整死区时间：

• 将DT引脚连接到VCC：此时OUTA和OUTB之间的死区时间功能被禁用，两个输出通道之间的死区时间约为0ns。
• DT引脚悬空或连接到DT和GND引脚之间的编程电阻：如果DT引脚悬空，死区时间持续时间设置为<15ns，但不建议在嘈杂环境中这样做。可以通过在DT引脚和GND之间放置一个电阻RDT来编程死区时间，死区时间tDT（ns）≈ 10 × RDT（kΩ）。建议在DT引脚附近并联一个2.2nF或更大的陶瓷电容，以提高抗噪声能力和两个通道之间的死区时间匹配度，特别是当死区时间大于300ns时。

应用与实现

应用信息

UCC20225-Q1系列有效地结合了隔离和缓冲驱动功能，其灵活、通用的特性使其可作为MOSFET、IGBT或SiC MOSFET的低端、高端、高端/低端或半桥驱动器。集成组件、先进的保护功能（UVLO、死区时间和禁用功能）以及优化的开关性能，使得工程师能够为企业、电信、汽车和工业应用构建更小、更强大的设计，并且缩短产品上市时间。

典型应用

以UCC20225-Q1驱动典型半桥配置为例，该电路可用于多种流行的功率转换器拓扑，如同步降压、同步升压、半桥/全桥隔离拓扑和三相电机驱动应用。

设计要求

对于UCC20225-Q1系列驱动700V MOSFET的高侧 - 低侧配置，参考设计参数如下：	参数	值	单位
功率晶体管	IPB65R150CFD	-
VCC	5.0	V
VDD	12	V
输入信号幅度	3.3	V
开关频率（fs）	200	kHz
直流母线电压	400	V

详细设计步骤

• 设计PWM输入滤波器：建议使用一个小的输入RIN - CIN滤波器来过滤非理想布局或长PCB走线引入的振铃。RIN范围为0Ω至100Ω，CIN为10pF至100pF。在示例中，选择RIN = 51Ω和CIN = 33pF，拐角频率约为100MHz。在选择这些组件时，需要注意良好的抗噪声能力和传播延迟之间的权衡。
• 选择外部自举二极管及其串联电阻：自举电容在低侧晶体管导通时由VDD通过外部自举二极管充电。充电过程涉及高峰值电流，因此自举二极管中的瞬态功率损耗可能较大。建议选择高压、快速恢复二极管或低正向电压降和低结电容的SiC肖特基二极管，以最小化反向恢复引入的损耗和相关的接地噪声反弹。在示例中，选择600V超快二极管MURA160T3G。自举电阻RBOOT用于减少D_BOOT中的浪涌电流，并限制每个开关周期内VDDA - VSSA电压的上升斜率。在示例中，选择2.7Ω的限流电阻来限制自举二极管的浪涌电流。
• 栅极驱动器输出电阻：外部栅极驱动器电阻RON / ROFF用于限制寄生电感/电容和高电压/电流开关dv/dt、di/dt以及体二极管反向恢复引起的振铃，微调栅极驱动强度以优化开关损耗，并减少电磁干扰（EMI）。通过计算可以估计高侧和低侧的峰值源电流和峰值灌电流，但实际的峰值电流还会受到PCB布局和负载电容的影响。建议尽量减小栅极驱动器环路的长度，以降低寄生电感的影响。
• 估计栅极驱动器功率损耗：栅极驱动器子系统的总损耗PG包括UCC20225-Q1系列的功率损耗PGD和外围电路的功率损耗。PGD是决定UCC20225-Q1系列热安全相关限制的关键功率损耗，可以通过计算几个组件的损耗来估计。在不同的情况下，如线性上拉/下拉电阻和非线性上拉/下拉电阻，UCC20225-Q1系列的栅极驱动器损耗计算方法不同。
• 估计结温：可以使用公式TJ = TC + ΨJT × PGD来估计UCC20225-Q1系列的结温，其中TC是用热电偶或其他仪器测量的UCC20225-Q1系列的壳顶温度，ΨJT是结到顶部的特征参数。使用ΨJT而不是结到壳的热阻RΘJC可以大大提高结温估计的准确性。
• 选择VCCI、VDDA/B电容：
  • 选择VCCI电容：连接到VCCI的旁路电容支持初级逻辑所需的瞬态电流和总电流消耗，建议使用50V、电容值超过100nF的多层陶瓷电容（MLCC）。如果偏置电源输出与VCCI引脚距离较远，应在MLCC上并联一个值超过1µF的钽电容或电解电容。
  • 选择VDDA（自举）电容：VDDA电容（自举电源配置中的自举电容）需要能够提供高达6A的栅极驱动电流瞬变，并为功率晶体管维持稳定的栅极驱动电压。通过计算可以确定自举电容的最小要求，但实际值应大于计算值，以考虑直流偏置电压引起的电容变化和负载瞬变导致的脉冲跳过情况。建议选择50V、1µF的电容，并将其尽可能靠近VDD和VSS引脚放置。为了在宽频率范围内进一步降低交流阻抗，建议并联一个低电容值（如100nF）的旁路电容。
  • 选择VDDB电容：通道B与通道A具有相同的电流要求，因此需要一个VDDB电容。在示例的自举配置中，VDDB电容还将通过自举二极管为VDDA提供电流。建议选择50V、10µF的MLCC和50V、0.22µF的MLCC作为CVDD。如果偏置电源输出与VDDB引脚距离较远，应在CVDD上并联一个值超过10µF的钽电容或电解电容。
• 死区时间设置指南：对于采用半桥的功率转换器拓扑，顶部和底部晶体管之间的死区时间设置对于防止动态开关期间的直通至关重要。UCC20225-Q1系列电气表中的死区时间规范定义为一个通道的下降沿90%到另一个通道的上升沿10%之间的时间间隔。但实际的死区时间设置可能与系统中的死区时间不同，因为它取决于外部栅极驱动的导通/关断电阻、直流母线开关电压/电流以及负载晶体管的输入电容。建议使用公式DT_Setting = DT_Req + TF_Sys + TR_Sys - TD(on)来选择合适的死区时间，其中DT_Setting是UCC20225-Q1系列的死区时间设置（ns），DT_Req是系统要求的顶部和底部开关的实际VGS信号之间的死区时间，TF_Sys是系统中栅极在最坏负载、电压/电流条件下的关断下降时间，TR_Sys是系统中栅极在最坏负载、电压/电流条件下的导通上升时间，TD(on)是从晶体管栅极信号的10%到功率晶体管栅极阈值的导通延迟时间。
• 具有输出级负偏置的应用电路：当非理想的PCB布局和长封装引脚引入寄生电感时，功率晶体管的栅源驱动电压在高di/dt和dv/dt开关期间可能会出现振铃。如果振铃超过阈值电压，存在意外导通甚至直通的风险。在栅极驱动上施加负偏置是一种常用的方法，可以将振铃保持在阈值以下。以下是几种实现负栅极驱动偏置的示例：
  • 使用齐纳二极管在隔离电源输出级实现负偏置关断：通过在隔离电源输出级使用齐纳二极管设置负偏置。对于半桥配置，此配置需要两个电源，并且RZ会有稳态功耗。
  • 使用两个电源（或单输入双输出电源）：电源VA+确定正驱动输出电压，VA确定负关断电压。此解决方案提供了在设置正负轨电压时更大的灵活性，但需要更多的电源。
  • 单电源配置并在栅极驱动环路中使用齐纳二极管生成负偏置：此解决方案仅使用一个电源，自举电源可用于高侧驱动，成本和设计工作量最小。但负栅极驱动偏置不仅取决于齐纳二极管，还取决于占空比，因此适用于固定占空比（~50%）的转换器，如可变频率谐振转换器或相移转换器。此外，高侧VDDA - VSSA必须保持足够的电压以保持在推荐的电源范围内，这意味着低侧开关必须在每个开关周期的一定时间内导通或在体（或反并联）二极管上有续流电流，以刷新自举电容。因此，除非有专门的高侧电源，否则高侧无法实现100%占空比。

应用曲线

通过对设计示例的测试波形分析，我们可以直观地观察到驱动器在不同条件下的工作状态。例如，在PWM输入为3.3V、20%占空比的信号时，功率晶体管的栅极驱动信号具有250ns的死区时间，死区时间匹配为10ns。同时，由于采用了分开的导通和关断电阻、不同的源电流和灌电流以及米勒平台，输出波形在上升和下降时间上表现出差异。

电源供应建议

UCC20225-Q1系列的推荐输入电源电压（VCCI）范围为3V至18V，推荐输出偏置电源电压（VDDA/VDDB）范围为UCC20225A-Q1的6.5V至25V和UCC20225-Q1的9.2V至25V。为了确保正常运行，VDD和VCCI不应低于各自的UVLO阈值。建议在VDD和VSS引脚之间放置一个220nF至10µF的本地旁路电容进行设备偏置，并并联一个100nF的电容进行高频滤波。同样，在VCCI和GND引脚之间也应放置一个最小推荐值为100nF的旁路电容。

PCB布局

布局指南

为了实现UCC20225-Q1系列的最佳性能，PCB布局至关重要。以下是一些关键要点：

• 组件放置：低ESR和低ESL电容应靠近设备连接在VCCI和GND引脚之间以及VDD和VSS引脚之间，以支持外部功率晶体管导通时的高峰值电流。应尽量减小顶部晶体管源极和底部晶体管源极之间的寄生电感，以避免开关节点VSSA（HS）引脚上出现大的负瞬变。建议将死区时间设置电阻RDT及其旁路电容靠近UCC20225-Q1系列的DT引脚放置。当DIS引脚连接到距离较远的微控制器时，建议在DIS引脚附近使用一个≈1nF的低ESR/ESL电容C_DIS进行旁路。
• 接地考虑：必须将对晶体管栅极充电和放电的高峰值电流限制在最小的物理区域内，以降低环路电感并最小化晶体管栅极端子上的噪声。栅极驱动器应尽可能靠近晶体管放置。注意包括自举电容、自举二极管、本地VSSB参考旁路电容和低侧晶体管体/反并联二极管的高电流路径。自举电容通过自举二极管由VDD旁路电容在每个周期充电，这涉及短时间内的高峰值电流。最小化电路板上的这个环路长度和面积对于确保可靠运行非常重要。
• 高压考虑：为了确保初级和次级侧之间的隔离性能，应避免在驱动器设备下方放置任何PCB走线或铜。不建议在IC下方进行