德州仪器UCC21521：隔离式双通道栅极驱动器的卓越之选

在电源转换和电机驱动应用领域，栅极驱动器的性能至关重要。德州仪器（TI）推出的UCC21521隔离式双通道栅极驱动器，凭借其出色的特性和广泛的应用场景，为工程师们提供了一个强大而可靠的解决方案。

文件下载：ucc21521.pdf

一、UCC21521概览

UCC21521是一款具备4A源极和6A灌极峰值电流的隔离式双通道栅极驱动器。它专为驱动功率MOSFET、IGBT和SiC MOSFET而设计，工作频率最高可达5MHz，同时拥有一流的传播延迟和脉冲宽度失真性能。

特性亮点

1. 多功能性：它既可以作为双低侧驱动器、双高侧驱动器，也能配置成半桥驱动器，这种灵活性使其能够适应各种电源和电机驱动拓扑。
2. 宽工作温度范围：能够在 -40°C 至 +125°C 的环境温度下稳定工作，适用于多种恶劣工业环境。
3. 出色的开关参数：典型传播延迟仅19ns，最小脉冲宽度为10ns，最大延迟匹配为 -5ns，最大脉冲宽度失真为6ns，确保了高效的开关动作。
4. 高抗干扰能力：共模瞬态抗扰度（CMTI）大于100V/ns，浪涌抗扰度高达12.8kV，能有效抵抗各种干扰。
5. 长隔离屏障寿命：隔离屏障寿命超过40年，提供了长期稳定的隔离性能。
6. 安全认证齐全：获得了UL、VDE、CSA、CQC等多项安全相关认证，满足各种安全标准要求。

二、详细特性剖析

（一）电源与欠压锁定（UVLO）

UCC21521在输入和输出电源端都具备内部欠压锁定（UVLO）保护功能。当VDD偏置电压低于启动时的 (VVDD_ON) 或启动后的 (VVDD_OFF) 时，VDD UVLO功能会使受影响的输出保持低电平，不受输入引脚状态的影响。同样，输入侧的VCCI也有UVLO保护，只有当VCCI超过启动时的 (VCCI_ON) ，器件才会激活，当VCCI低于 (VVDD_OFF) 时，信号传输停止。这种保护机制确保了在电源不稳定的情况下，器件能够安全工作，避免因电压过低而导致的异常状态。

（二）输入与输出逻辑

输入引脚（INA和INB）采用了与TTL和CMOS兼容的输入阈值逻辑，与VDD电源电压完全隔离。这使得它可以轻松地与逻辑电平控制信号（如3.3V微控制器输出信号）连接。输入引脚具有典型的高阈值1.8V和低阈值1V，且阈值随温度变化很小，同时具备0.8V的宽滞回，保证了良好的抗噪性和稳定的运行。如果输入引脚悬空，内部下拉电阻会将其拉低，但为了获得更好的抗噪性，建议在不使用时将输入引脚接地。

输出级采用了独特的上拉结构，在功率开关导通转换的米勒平台区域，能够提供最高的峰值源电流。上拉结构由一个P沟道MOSFET和一个额外的N沟道MOSFET并联组成，N沟道MOSFET在输出从低到高转换的瞬间短暂导通，提供峰值源电流的短暂提升，实现快速导通。这种设计使得UCC21521的导通时间非常快，尽管 (R_{OH}) 参数只是P沟道器件的直流测量值，但在实际导通瞬间的有效电阻远低于该值。两个输出通道都能够提供4A的峰值源电流和6A的峰值灌电流，输出电压在VDD和VSS之间摆动，实现轨到轨操作。

（三）使能与死区时间控制

使能引脚（EN）用于控制驱动器的输出。当EN引脚电压低于0.8V时，两个输出同时关闭；当EN引脚电压高于2.0V或悬空时，器件正常工作。EN引脚的响应时间与传播延迟相当，快速响应确保了对驱动器的及时控制。为了获得更好的抗噪性，建议在不使用EN引脚时将其连接到VCCI。

可编程死区时间（DT）引脚允许用户调整死区时间。通过将DT引脚连接到VCCI，输出可以完全匹配输入，没有死区时间；通过在DT引脚和GND之间连接一个电阻 (R{DT}) ，可以根据公式 (t{DT} approx 10 × R{DT}) （ (R{DT}) 单位为kΩ， (t{DT}) 单位为ns）来设置死区时间。为了获得更好的抗噪性和两个通道之间的死区时间匹配，建议在 (R{DT}) 旁边并联一个2.2nF或更大的陶瓷电容。死区时间的设置可以防止上下晶体管同时导通，避免短路现象的发生。

三、应用与设计要点

（一）典型应用场景

UCC21521适用于多种应用场景，包括离线AC - DC电源中的隔离式转换器、服务器、电信、IT和工业基础设施、电机驱动和DC - AC太阳能逆变器、LED照明、感应加热以及不间断电源（UPS）等。其多功能性和高性能使得它能够满足不同领域的需求。

（二）设计实例：半桥配置

以UCC21521驱动典型半桥配置为例，详细介绍设计要点。

1. 输入滤波器设计：为了滤除非理想布局或长PCB走线引入的振铃，可以使用一个小的 (R{IN}-C{IN}) 输入滤波器。 (R{IN}) 的取值范围为0Ω至100Ω， (C{IN}) 的取值范围为10pF至100pF。在选择这些组件时，需要权衡良好的抗噪性和传播延迟之间的关系。
2. 外部自举二极管和串联电阻选择：VDD在每个周期通过外部自举二极管为自举电容充电，充电过程涉及高峰值电流，因此自举二极管的选择至关重要。应选择高压、快速恢复二极管或具有低正向电压降和低结电容的SiC肖特基二极管，以减少反向恢复损耗和相关的接地噪声。同时，建议使用自举电阻 (R{BOOT}) 来限制涌入电流和电压上升斜率， (R{BOOT}) 的推荐值在1Ω至20Ω之间。
3. 栅极驱动器输出电阻：外部栅极驱动器电阻 (R{ON} / R{OFF}) 用于限制寄生电感/电容引起的振铃、高电压/电流开关的dv/dt和di/dt以及体二极管反向恢复引起的振铃，同时还可以微调栅极驱动强度，优化开关损耗，减少电磁干扰（EMI）。可以根据相关公式计算峰值源电流和峰值灌电流，但实际的峰值电流还会受到PCB布局和负载电容的影响，因此建议尽量减小栅极驱动回路的长度。
4. 栅极到源极电阻选择：栅极到源极电阻 (R{GS}) 用于在栅极驱动器未供电或处于不确定状态时将栅极电压拉低，同时可以降低由于米勒电流引起的dv/dt误开启风险。 (R{GS}) 的大小通常根据功率器件的Vth和 (C{GD}) 与 (C{GS}) 的比值来选择，一般在5.1kΩ至20kΩ之间。
5. 栅极驱动器功率损耗估计：栅极驱动器子系统的总损耗 (P{G}) 包括UCC21521的功率损耗 (P{GD}) 和外围电路的功率损耗。 (P{GD}) 可以通过计算静态功率损耗 (P{GDQ}) 和开关操作损耗 (P_{GDO}) 来估算。静态功率损耗与驱动器的静态功耗和特定开关频率下的自功耗有关，可以通过测量不同电源电流来计算；开关操作损耗与负载电容在每个开关周期的充电和放电有关，可以根据相关公式进行估算。
6. 结温估计：可以使用公式 (T{J}=T{C}+Psi{JT} × P{GD}) 来估计UCC21521的结温，其中 (T{C}) 是通过热电偶或其他仪器测量的器件外壳顶部温度， (Psi{JT}) 是热信息表中的结到外壳顶部的热阻。使用结到顶部的表征参数 (Psi_{JT}) 可以大大提高结温估计的准确性。
7. 电容选择
   • VCCI电容：连接到VCCI的旁路电容用于支持初级逻辑所需的瞬态电流和总电流消耗，建议使用电压额定值大于50V、电容值大于100nF的多层陶瓷电容（MLCC）。如果偏置电源输出与VCCI引脚距离较远，可以并联一个电容值大于1µF的钽电容或电解电容。
   • VDD（自举）电容：VDD电容也称为自举电容，需要能够提供高达6A的栅极驱动电流瞬态，并保持功率晶体管的稳定栅极驱动电压。可以根据公式估算每个开关周期所需的总电荷，进而计算出绝对最小的自举电容值，但实际选择时应考虑DC偏置电压引起的电容值变化和负载瞬态情况下的脉冲跳过情况，因此建议选择较大的电容值，并将其尽可能靠近VDD和VSS引脚放置。
   • VDDB电容：通道B的VDDB电容与通道A的电流要求相同，在自举配置中，VDDB电容还需要通过自举二极管为VDDA提供电流。建议选择合适的MLCC电容，如果偏置电源输出与VDDB引脚距离较远，可以并联一个电容值大于10µF的钽电容或电解电容。
8. 死区时间设置：对于采用半桥拓扑的功率转换器，上下晶体管之间的死区时间设置对于防止动态开关过程中的直通现象至关重要。UCC21521的死区时间设置可以根据公式 (DT{Setting }=DT{Req }+T{F{-} Sys }+T{R{-} Sys }-T{D(on )}) 进行计算，其中 (DT{Req}) 是系统所需的死区时间， (T{F{-} Sys}) 和 (T{R{-} Sys}) 分别是最坏负载、电压/电流条件下的栅极关断下降时间和栅极导通上升时间， (T{D(on)}) 是从晶体管栅极信号的10%到功率晶体管栅极阈值的导通延迟时间。为了获得更好的抗噪性，建议在 (R{DT}) 旁边并联一个2.2nF或更大的陶瓷电容。
9. 输出级负偏置应用电路：当非理想的PCB布局和长封装引脚引入寄生电感时，功率晶体管的栅源驱动电压在高di/dt和dv/dt开关过程中可能会出现振铃。为了防止振铃超过阈值电压导致误开启和直通现象，可以在栅极驱动上施加负偏置。常见的实现方法包括使用齐纳二极管在隔离电源输出级实现负偏置、使用两个电源或单输入双输出电源实现负偏置以及使用单个电源和栅极驱动回路中的齐纳二极管实现负偏置。不同的实现方法各有优缺点，需要根据具体应用场景进行选择。

四、布局注意事项

为了实现UCC21521的最佳性能，PCB布局至关重要。

1. 组件放置：在VCCI和GND引脚之间以及VDD和VSS引脚之间应连接低ESR和低ESL的电容，以支持外部功率晶体管开启时的高峰值电流。同时，应尽量减小顶部晶体管源极和底部晶体管源极之间的寄生电感，以避免开关节点VSSA（HS）引脚出现大的负瞬变。建议将死区时间设置电阻 (R_{DT}) 及其旁路电容靠近UCC21521的DT引脚放置。
2. 接地考虑：应将对晶体管栅极进行充电和放电的高峰值电流限制在最小的物理区域内，以降低回路电感，减少晶体管栅极端子上的噪声。栅极驱动器应尽可能靠近晶体管放置。同时，要注意包括自举电容、自举二极管、本地VSSB参考旁路电容和低侧晶体管体/反并联二极管的高电流路径，尽量减小该回路在电路板上的长度和面积，以确保可靠运行。
3. 高压考虑：为了确保初级和次级侧之间的隔离性能，应避免在驱动器器件下方放置任何PCB走线或铜箔。建议在PCB上进行切割，以防止可能影响UCC21521隔离性能的污染。对于半桥或高侧/低侧配置，应尽量增加高侧和低侧PCB走线之间的爬电距离，以适应高达1500 (V_{DC}) 的直流母线电压。
4. 热考虑：当驱动电压高、负载重或开关频率高时，UCC21521可能会消耗大量功率。合理的PCB布局可以帮助将热量从器件散发到PCB上，减小结到板的热阻抗 ((theta_{JB})) 。建议增加与VDDA、VDDB、VSSA和VSSB引脚连接的PCB铜箔面积，但要注意满足上述高压PCB布局要求。如果系统中有多层电路板，建议通过足够大小的多个过孔将VDDA、VDDB、VSSA和VSSB引脚连接到内部接地或电源平面，但要避免不同高压平面的走线/铜箔重叠。

总之，UCC21521隔离式双通道栅极驱动器凭借其丰富的特性和广泛的应用场景，为工程师们在电源转换和电机驱动设计中提供了一个强大而可靠的选择。通过深入理解其特性和设计要点，并合理进行PCB布局，工程师们可以充分发挥其性能优势，设计出高效、稳定的电源和驱动系统。你在使用UCC21521或者类似栅极驱动器时遇到过哪些挑战呢？欢迎在评论区分享。